


Микросхема контроллера ЛВС уровня звена данных протокола IEEE 802.3/Ethernet 5600ВГ1У, К5600ВГ1УК



ГГ – год выпуска НН – неделя выпуска

Основные характеристики микросхемы:

- Входное напряжение от 4,5 В до 5,5 В;
- Статический ток потребления Iccs

не более 20 мА;

- Статический ток потребления (приемопередатчики в состоянии выключено) I_{CCS1} не более 50 мкА;
- Динамический ток потребления

не более 190 мА;

- Ток короткого замыкания по выходам «TDOp» и «TDOn» 50 ÷ 100 мА;
- Время выхода в рабочий режим не более 200 мкс;
- Рабочий диапазон температур:

Обозначение	Диапазон
5600ВГ1У	минус 60 – 85 °C
К5600ВГ1У	минус 60 – 85 °C
К5600ВГ1УК	0 – 70 °C

Тип корпуса:

- 64-х выводной металлокерамический корпус Н18.64-1В.

Общее описание и области применения микросхемы

Контроллер ЛВС предназначен для использования в устройствах локальной вычислительной сети на основе протоколов 10BASE-Т IEEE802.3/Ethernet с применением специализированных вычислительных устройств и ПК и работы под контролем управляющего устройства.

Контроллер реализует прием и передачу данных с контролем ошибок.

Содержание

1 (Описание выводов	4
2	Условно-графическое обозначение	7
	Структурная блок-схема микросхемы	
	Общее описание микросхемы	
4.1	·	
4.2	· ·	
4.3		
4.4		
4.5	1 1	
4.6		
4.7		
4.8	·	
4.9		
	Описание функционирования микросхемы	
5.1	· · · · · · · · · · · · · · · · · · ·	
5.2		
_	5.2.1 Параллельный порт	
	5.2.2 Последовательный порт	
5.3	···	
	· · · · · · · · · · · · · · · · · · ·	
	5.3.1 Настройка режима приема/передачи пакетов	
	5.3.2 Настройка работы в полудуплексном режиме	
	5.3.3 Настройка межпакетного интервала	
	5.3.4 Настройка размеров пакетов	
	5.3.5 Расширенные настройки передачи пакетов	
	5.3.6 Контроль МАС-адреса	
5.4	1 ''	
5.5	· · · · · · · · · · · · · · · · · · ·	
5.6	71.	
5.7	11 - 1	
5.8	1 1	
5.9	' ' '	
5.1		
	5.10.1 Режим короткого замыкания (LoopBack)	
	5.10.2 Отключение от линии	
	Предельно-допустимые характеристики микросхемы	
	Электрические параметры микросхемы	
	Временные диаграммы	
	Схема подключения	
10	Типовые зависимости	
11	Габаритный чертеж микросхемы	
12	Информация для заказа	
	ЛОЖЕНИЕ 1. Регистры контроллера	
	CTRL	
	AC_CTRL	
	DLLCONF	
	GTx	
IN	T_MSK/INT_SRC	43
PH	HY_CTRL	43
	HY_STAT	44
ST	TAT_RX_ALL, STAT_RX_OK, STAT_RX_OVF, STAT_RX_LOST, STAT_TX_ALL,	
ST	TAT_TX_OK	45

ПРИЛОЖЕНИЕ 2. Дескриптор отсылаемых пакетовПРИЛОЖЕНИЕ 3. Дескриптор принимаемых пакетов	. 47
тт илтольний з. дескриптор принимаемых накетов	10
ПРИЛОЖЕНИЕ 4. Алгоритм приема и передачи пакетов	. 40
ПРИЛОЖЕНИЕ 5. Драйвер (C/C++, TMS320C54x)	. 49
lanc_546.cmd (TMS320C546)	. 50
MAC.c	. 50
BUFF.c (TMS320C456)	. 54
MAC.h	
MAC_types.h	. 59
ПРИЛОЖЕНИЕ 6. Фильтрация по HASH таблице	

1 Описание выводов

Таблица 1 – Описание выводов микросхемы

No se es se s	гаолица т — описание выводов микросхемы			
№ вывода корпуса	Функциональное назначение выводов	Обозначение		
1	Питание	Ucc		
2	Цифровой вход/выход двунаправленной шины данных с z-состоянием. Управляется сигналами nOE и nWE	D3		
3	Цифровой вход/выход двунаправленной шины данных с z-состоянием. Управляется сигналами nOE и nWE	D4		
4	Цифровой вход/выход двунаправленной шины данных с z-состоянием. Управляется сигналами nOE и nWE	D5		
5	Цифровой выход данных последовательного порта. В тестовом режиме сигнал TDO порта JTAG	SDO/TDO		
6	Цифровой вход данных последовательного порта. В тестовом режиме сигнал TDI порта JTAG	SDI/TDI		
7	Цифровой вход. Сигнал тактовой частоты обмена по последовательному порту. В тестовом режиме сигнал ТСК порта JTAG	SCLK/TCK		
8	Цифровой вход. Сигнал стробирования обмена по последовательному порту. В тестовом режиме сигнал TMS порта JTAG	SFS/TMS		
9	Цифровой вход. Сигнал переключения в тестовый режим. Также сигнал nTRST порта JTAG.	JS/nTRST		
10	Аналоговый вход кварцевого резонатора	X1		
11	Аналоговый выход кварцевого резонатора	X2		
12	Общий (аналоговый)	GNDA		
13	Выбор режима работы от внешнего генератора или синтезатора частоты	XS		
14	Цифровой вход. Сброс. Активный низкий уровень	nRST		
15	Цифровой выход. Запрос прерывания. Активный низкий уровень.	nIRQ		
16	Общий	GND		
17	Питание	Ucc		
18	Цифровой вход. Сигнал выбора режима записи через параллельный порт (0 – по положительному фронту сигнала nWE; 1 – по отрицательному фронту сигнала nWE)	CLKS		
19	Цифровой вход. Сигнал рабочей частоты (управляет только снятием 3-го состояния с выхода данных в цикле чтения и формированием сигнала RDY)	CLK		
20	Цифровой вход/выход двунаправленной шины данных с z-состоянием. Управляется сигналами nOE и nWE	D6		
21	Цифровой вход/выход двунаправленной шины данных с z-состоянием. Управляется сигналами nOE и nWE	D7		
22	Цифровой вход/выход двунаправленной шины данных с z-состоянием. Управляется сигналами nOE и nWE	D8		
23	Цифровой вход/выход двунаправленной шины данных с z-состоянием. Управляется сигналами nOE и nWE	D9		
24	Цифровой вход/выход двунаправленной шины данных с z-состоянием. Управляется сигналами nOE и nWE	D10		

№ вывода корпуса	Функциональное назначение выводов	Обозначение
25	Цифровой вход/выход двунаправленной шины данных с z-состоянием. Управляется сигналами nOE и nWE	D11
26	Цифровой вход/выход двунаправленной шины данных с z-состоянием. Управляется сигналами nOE и nWE	D12
	Цифровой вход/выход двунаправленной шины данных с z-состоянием. Управляется сигналами nOE и nWE	D13
28	Цифровой вход/выход двунаправленной шины данных с z-состоянием. Управляется сигналами nOE и nWE	D14
29	Цифровой вход/выход двунаправленной шины данных с z-состоянием. Управляется сигналами nOE и nWE	D15
30		LED0
	Цифровой выход индикации состояния соединения	LED1
32	Общий	GND
	Питание	Ucc
	Аналоговый выход линейного интерфейса, отрицательный	TPO-
35	Аналоговый выход линейного интерфейса, положительный	TPO+
36	Аналоговый выход линейного интерфейса, отрицательный задержанный	TPO
3/	Аналоговый выход линейного интерфейса, положительный задержанный	TPO++
38	Общий	GND
39	Аналоговый вход линейного интерфейса, отрицательный	TPI-
	Аналоговый вход линейного интерфейса, положительный	TPI+
41	Питание	Ucc
	Цифровой вход. Сигнал строба цикла обмена. Разрешает прием/передачу данных. Активный низкий уровень	nOE
	Цифровой вход. Сигнал записи. Управляет направлением передачи данных по шине данных. Активный низкий уровень	nWE
44	Цифровой вход. Сигнал выборки кристалла. Активный низкий уровень	nCS
	Цифровой выход. Сигнал готовности. Активный высокий уровень. Выставляется по положительному фронту сигнала CLK	RDY
46	Цифровой вход шины адреса	A0
47	Цифровой вход шины адреса	A1
48	Общий	GND
49	Питание	Ucc
50	Цифровой вход шины адреса	A2
51	Цифровой вход шины адреса Цифровой вход шины адреса	A3
52	Цифровой вход шины адреса Цифровой вход шины адреса	A4
	Цифровой вход шины адреса Цифровой вход шины адреса	A5
54	Цифровой вход шины адреса Цифровой вход шины адреса	A6
55	Цифровой вход шины адреса Цифровой вход шины адреса	A7
	Цифровой вход шины адреса Цифровой вход шины адреса	A8
57	Цифровой вход шины адреса Цифровой вход шины адреса	A9
58	цифровой вход шины адреса Цифровой вход шины адреса	A9 A10
59	цифровой вход шины адреса Цифровой вход шины адреса	A10
		A11 A12
00	Цифровой вход шины адреса	HIZ

№ вывода корпуса	Функциональное назначение выводов	Обозначение
	Цифровой вход/выход двунаправленной шины данных с z-состоянием. Управляется сигналами nOE и nWE	D0
	Цифровой вход/выход двунаправленной шины данных с z-состоянием. Управляется сигналами nOE и nWE	D1
	Цифровой вход/выход двунаправленной шины данных с z-состоянием. Управляется сигналами nOE и nWE	D2
64	Общий	GND

2 Условно-графическое обозначение

46		5600ВГ1	♦ D0	61
47	A0		$\stackrel{\lozenge}{\iff} \begin{array}{c} D0 \\ D1 \end{array}$	62
50	A1		D1 D2	63
51	A2		D3	2
52	A3			3
53	A4		D4 D5	4
54	A5		D5	20
55	A6		D7	21
56	A7 A8		D8	22
57	A9		D9	23
58	A10		D10	24
59	A11		D11	25
60	A12		D12	26
	7.12		D13	27
44	nCS		D14	28
42	nOE		D15	29
43	nWE			
	11442		RDY	45
19	CLK		nIRQ	15
18	SCLK		111111	
	COLIN		LED0	30
14	nRST		LED1	31
40	TPI+		TPO++	37
39	TPI-		TPO+	35
			TPO-	34
10	X1		TPO	36
11	X2			
			Ucc	1, 17, 33, 41, 49
13	xs		000	41, 49
9	JS/nTRST			16 32 38
8	SFS/TMS		GND	16, 32, 38, 48, 64
7	SCLK/TCK			12
6	SDI/TDI		$GND_\mathtt{A}$	
5	SDO/TDO			

Рисунок 1 – Условно-графическое обозначение

3 Структурная блок-схема микросхемы




Рисунок 2 - Структурная блок-схема

4 Общее описание микросхемы

4.1 Технические характеристики

Контроллер ЛВС 5600ВГ1У (далее контроллер ЛВС) имеет один двунаправленный канал 10BASE-T IEEE 802.3/Ethernet.

В контроллере ЛВС реализованы:

- физический (PHY) уровень протокола 10BASE-T IEEE 802.3/Ethernet;
- уровень звена данных (MAC) протокола Ethernet 10BASE-T IEEE 802.3, в составе из буферов, таблиц дескрипторов, приемника и передатчика (ПРМ и ПРД соответственно):
- буферы принимаемых и передаваемых сообщений общей емкостью 8 кБ;
- параллельный интерфейс сопряжения контроллера с управляющим устройством – 16-и разрядный интерфейс с раздельными шинами адреса и данных;
- последовательный интерфейс сопряжения контроллера с управляющим устройством 4-проводный дуплексный с отдельными выводами тактового и кадрового синхросигналов;
- настройка параметров соединений в неавтоматическом режиме;
- индикация состояний соединения.

В комплект поставки микросхемы входит драйвер, предназначенный для обеспечения взаимодействия встроенного ПО управляющего устройства (далее УУ) с контроллером TMS320C50/C54x. Он предоставляет только функции и процедуры для доступа к регистрам управления, к регистрам состояния контроллера и к буферам данных.

Контроллер ЛВС предназначен для работы в среде, в которой:

- объединение узлов в ЛВС производится посредством коммутатора типа HUB на основе 5600BB2У;
- средой передачи сигнала в ЛВС является витая пара;
- настройка параметров соединений производится в неавтоматическом режиме.

4.2 Указания по применению и эксплуатации

При ремонте аппаратуры и измерении параметров микросхем замену микросхем необходимо проводить только при отключенных источниках питания.

Инструмент для пайки (сварки) и монтажа не должен иметь потенциал, превышающий 0,3 В относительно шины «Общий».

Запрещается подведение каких-либо электрических сигналов (в том числе шин «Питание», «Общий») к выводам микросхем, не используемым согласно схеме электрической.

Если не используется Тестовый порт вывод 9 (JS_nTRST) необходимо подключить к шине «Общий».

Если не используется Последовательный порт вывод 7 (SCLK/TCK) необходимо подключить к шине «Общий».

Остальные выводы Последовательного/тестового порта (5, 6, 8) рекомендуется подключить к шине «Общий».

4.3 Регистры управления

Регистры контроллера ЛВС и их начальные значения описаны в таблице 2

Таблица 2 – Регистры управления контроллера

	Таолица 2 – Регистры управления контроллера				
Наименование	Номер регистра	Значение по умолчанию	Описание		
MAC_CTRL	0x00	0xC0A0	Регистр управления МАС уровнем контроллера		
MinFrame	0x01	0x0040	Регистр задания минимальной длины пакета		
MaxFrame	0x02	0x0600	Регистр задания максимальной длины пакета		
CollConfig	0x03	0x0000	Регистр управления обработкой коллизий		
IPGTx	0x04	0x0006	Регистр задания межпакетного интервала (в тактах PHY = 100ns)		
MAC_ADDR_T	0x05	0x89AB	Регистр младшей части МАС-адреса		
MAC_ADDR_M	0x06	0x4567	Регистр средней части МАС-адреса		
MAC_ADDR_H	0x07	0x0123	Регистр старшей части МАС-адреса		
HASH0	0x08	0x0000	Регистр слова 0 (младшего слова) HASH таблицы		
HASH1	0x09	0x0000	Регистр слова 1 HASH таблицы		
HASH2	0x0A	0x0000	Регистр слова 2 HASH таблицы		
HASH3	0x0B	0x8000	Регистр слова 3 (старшего слова) HASH таблицы		
INT_MSK	0x0C	0x0000	Регистр маски прерываний		
INT_SRC	0x0D	0x0000	Регистр флагов прерываний		
PHY_CTRL	0x0E	0x81D0	регистр управления РНҮ уровнем контроллера		
PHY_STAT	0x0F	0xXXXX	Регистр состояния РНҮ уровня		
RXBF_HEAD	0x10	0x07FF	Регистр старшей части буфера приемника (управляется программистом и указывает на последний свободный адрес в буфере)		
RXBF_TAIL	0x11	0x0000	Регистр младшей части буфера приемника (управляется контроллером и указывает на первый свободный адрес в буфере)		
STAT_RX_ALL	0x14	0x0000	Счетчик количества входящих пакетов, дошедших до МАС-уровня		
STAT_RX_OK	0x15	0x0000	Счетчик количества успешно принятых входящих пакетов (при выставленном бите ERROR_FRAME_EN – считает все пакеты)		
STAT_RX_OVF	0x16	0x0000	Счетчик количества входящих пакетов, вызвавших переполнение буфера ПРМ		
STAT_RX_LOST	0x17	0x0000	Счетчик количества входящих пакетов, потерянных из-за неготовности МАС- уровня к приему (неготовность дескриптора)		
STAT_TX_ALL	0x18	0x0000	Счетчик количества исходящих пакетов		
STAT_TX_OK	0x19	0x0000	Счетчик количества успешно отосланных исходящих пакетов		
	0x120x1E		Зарезервировано		
GCTRL	0x1F	0x4382	Регистр управления стыка с HOST		

<u>Примечание</u> – Подробное описание битов регистров приведено в Приложении 1.

4.4 Внешние интерфейсы

Контроллер ЛВС имеет два интерфейса сопряжения с другими устройствами: параллельную шину с раздельными адресом и данными и двунаправленный последовательный порт типа SPI.

Параллельный порт представлен 13-разрядной шиной адреса и 16-разрядной шиной данных и является аналогом интерфейса TMS320 C5x/C54x.

Последовательный порт типа SPI имеет общие сигналы строба и частоты ПРМ и ПРД контроллера ЛВС. Обмен по последовательному порту осуществляется в пакетном режиме. Пакет состоит в общем случае из байта команды и её параметров. Для команд чтения и записи пакеты состоят из соответствующей команды, сопровождаемой начальным адресом и последовательностью слов данных. Для каждого последующего слова данных адрес чтения/записи инкрементируется в пределах адресного пространства контроллера. Предельная частота обмена по SPI – 20 МГц.

По сбросу контроллер ЛВС устанавливается в режим работы через параллельный порт.

Переключение между портами возможно в процессе работы контроллера только через последовательный порт. В режиме работы через последовательный порт работа через параллельный порт не доступна.

Подробное описание приведено в разделе «Интерфейс внешней шины».

4.5 Адресное пространство

В контроллере ЛВС имеется встроенные независимые циклические буферы ПРМ и ПРД емкостью 2К 16-разрядных слов каждый.

Также для управления параметрами передачи в контроллере ЛВС имеются таблицы дескрипторов пакетов ПРМ и ПРД. 32 дескриптора пакетов ПРМ и 32 дескриптора пакетов ПРД (по 8 байт каждый).

	0x1FFF
	0x1FE0
Регистры управления	0x1FDF
	0x1FC0
	0x1FBF
	0x1880
Таблица дескрипторов ПРД	0x187F
(32 х8 байт)	0x1800
Буфер ПРД (4кБ)	0x17FF
	0x1000
	0x0FFF
	0x0880
Таблица дескрипторов ПРМ	0x087F
(32 х8 байт)	0x0800
Буфер ПРМ (4кБ)	0x07FF
	0x0000

Рисунок 3 – Карта адресного пространства 5600ВГ1У

Примечание:

Адресация в 16-разрядных словах.

Чтение/запись в буферы и таблицы со стороны управляющего устройства возможна одновременно с приёмом и/или передачей данных.

4.6 Дескрипторы

Дескрипторы предназначены для задания параметров приёма/передачи отдельных пакетов и отражения состояния приема и передачи соответственно. Для приема и передачи имеется 2 таблицы по 32 записи/дескриптора каждая. Порядок и назначение полей дескрипторов приведены в таблице 2.

Таблица 2 - Назначение полей дескрипторов

Обозначение	Смещение	Назначение
CTRL	0	поле управления и состояния пакета
LEN	1	длина пакета
Reserved	2	зарезервировано
ADDR	3	адрес начала блока данных пакета

	ADDR	0x007F
Дескриптор 31	reserved	
	LEN	
	CTRL	0x007C

. . .

	ADDR	0x0007
Дескриптор 1	reserved	
	LEN	
	CTRL	0x0004
	ADDR	0x0003
Дескриптор 0	reserved	0x0002
	LEN	0x0001
	CTRL	0x0000

Рисунок 4 – Порядок расположения дескрипторов в адресном пространстве

<u>Примечание</u> – Подробное описание полей управления дескрипторов ПРД и ПРМ приведено в Приложении 2 и Приложении 3 соответственно.

4.7 Ядро MAC IEEE 802.3/Ethernet

Ядро МАС контроллера ЛВС соответствует стандарту IEEE 802.3/Ethernet, и поддерживает работу в дуплексном, так и в полудуплексном режимах, включая обнаружение ошибок, обнаружение и вставку преамбулы пакета, а также вычисление, вставку и проверку контрольной суммы CRC.

Регистры управления позволяют производить гибкую настройку режима работы, управлять параметрами приёма/передачи, дополнять пакеты до минимальной длины (по стандарту IEEE 802.3).

4.8 Физический уровень (РНҮ)

В контроллер ЛВС встроен модуль физического уровня (РНҮ) протокола IEEE802.3/Ethernet. Данный модуль включает кодер и декодер кода Манчестер-2, ФАПЧ, автоматический фазовый детектор.

Контроллер ЛВС производит обнаружение наличия подключения к линии и формирование сигналов присутствия на линии и имеет аналоговые приёмопередающие каскады для упрощённого подключения к линии при помощи трансформаторных развязок.

Данный модуль предназначен для работы по стандарту 10BASE-Т и обеспечивает скорость подключения до 10 Мбит/с.

4.9 Драйвер

Программное обеспечение (драйвер) предназначено для предоставления программисту средств управления контроллером. Драйвер включает в себя макроопределения регистровой модели устройства, определение регистровых структур и базовые функции для приёма, отправки пакетов и проверки контроля результата их отправки. Подробное описание приведено в Приложении 5.

5 Описание функционирования микросхемы


Контроллер ЛВС выполняет две основные функции — прием и передачу пакетов Ethernet.

Для правильной работы контроллера ЛВС необходима предварительная настройка.

5.1 Тактирование

Основная рабочая частота контроллера 80 МГц. Контроллер содержит PLL с опорным синхросигналом 10 МГц от резонатора (подключение к выводам X1 и X2) или 80 МГц от генератора (режим обхода, подключение в выводу X1). Режим работы определяется выводом XS («1» в режиме обхода):

- Для перевода микросхемы в режим обхода на вывод XS подается высокий уровень, при этом на вход X1 подается тактовая частота 80 МГц.
- Для перевода микросхемы в режим умножения на вывод XS подается низкий уровень. При этом микросхема должна получать опорную частоту 10 МГц. В качестве источника опорной частоты может выступать кварцевый резонатор (на выводах X1 и X2) или генератор (см. Рисунок 5). В случае применения 10 МГц генератора, он должен быть подключен к входу X1 через емкость 1...10 нФ.



Режим обхода



15 пФ 10 X1 X2 Режим умножения с внешним

кварцевым резонатором

Рисунок 5 – Схемы включения внешних источников тактирования

5.2 Интерфейс внешней шины

Интерфейс внешней шины предназначен для связи контроллера ЛВС с внешним устройством управления (далее по тексту УУ), являющегося также источником данных. Интерфейс внешней шины состоит из двух компонентов: параллельного и последовательного портов.

В процессе работы контроллера возможно переключение на работу по последовательному порту и обратно подачей соответствующей команды управления через последовательный порт.

По сбросу контроллер ЛВС устанавливается в режим работы через параллельный порт.

5.2.1 Параллельный порт

Параллельный порт является основным средством взаимодействия с УУ. Он представлен раздельными 13-разрядной шиной адреса, 16-разрядной шиной данных и шиной управления. Параллельный порт имеет интерфейс доступа к памяти из 3-х сигналов:

- выборки устройства (nCS);
- строба чтения (nOE);
- сигнала записи (nWE).

Контроллер формирует сигнал RDY для обмена с асинхронными устройствами.

В контроллере 5600ВГ1У имеется два основных режима работы, различающихся способом выставления сигнала RDY, управляемых через внешний контакт CLKS или битом ASYNC_MODE регистра GCTRL. В обоих режимах данные захватываются по завершении цикла обмена (нарастающему фронту сигнала nWE). Чтение начинается после выставления сигнала nOE при активном уровне сигнала nCS и неактивном уровне сигнала nWE. Сигнал RDY информирует о готовности данных при чтении или готовности принять данные при записи (внутренний цикл записи инициируется после завершения цикла — снятие управляющих сигналов).

B режиме 1 (CLKS = 0 и ASYNC_MODE = 0) сигнал RDY выставляется синхронно по внешнему сигналу CLK.

В режиме 2 (CLKS = 1 или ASYNC_MODE = 1) сигнал RDY выставляется по внутреннему тактовому сигналу асинхронно внешнему сигналу CLK.

Таблица 3 содержит перечень, тип и назначение выводов контроллера ЛВС, обеспечивающих подключение к внешней шине.

Таблица 3 – Назначение выводов интерфейса параллельного порта

Наименование	Направление	Описание
CLK		Вход тактовой частоты
A[12 – 0]		13-разрядная параллельная шина адреса
D[15 – 0]	I/O	16-разрядная параллельная шина данных
nOE	I	Разрешение чтения
		0 – чтение
		1 – неактивное состояние выводов D
nWE	I	Разрешение записи
		0 – запись
		1 – чтение
nCS	I	Сигнал выборки ИМС
		0 – выбрана
		1 – не выбрана, неактивное состояние выводов D
RDY	0	Сигнал готовности
		0 – цикл не завершен
		1 – цикл завершен
nIRQ	0	Сигнал запроса прерывания (активный уровень
		«O»)
nRST		Сигнал сброса (активный уровень «0»)




Рисунок 6 - Диаграммы чтения/записи параллельного порта

Примечания:

- 1. Не допускаются блочные транзакции (без снятия сигналов nCS, nWE и nOE/nRE).
- 2. Рекомендуется использовать длительности цикла обмена не менее 125 нс.
- 3. Не рекомендуется использовать частоту работы внешней шины выше 40 МГц.

5.2.2 Последовательный порт

Последовательный порт является вспомогательным и предназначен для использования в схемах с малоинтенсивным обменом и с ограниченными возможностями по подключению с УУ.


Таблица 4 содержит перечень, тип и назначение выводов контроллера ЛВС, обеспечивающих подключение к внешней шине.

Наименование	Направление	Описание
SFS	I	Строб кадра ПРД
SDO	0	Выход данных ПРД
SCLK	I	Вход частоты ПРД
SDI	I	Вход данных ПРМ

Таблица 4 – Назначение выводов интерфейса последовательного порта

Неактивный уровень строба данных («1») приводит к прерыванию чтения/записи. По фронту сигнала SCLK данные меняются, по срезу сигнала SCLK данные фиксируются.

Обращение через последовательный порт осуществляется в пакетном режиме. Пакет (кадр) представляет собой последовательность байт и его размер определяется сигналом SFS. Все время передачи кадра сигнал SFS должен удерживаться в «0». Между передачей кадров сигнал SFS устанавливаться в «1». Размер пакета определяется числом полных переданных байт в период низкого уровня SFS.






Рисунок 7 – Диаграммы чтения/записи последовательного порта

С[7..0] – код команды;

А[15..0] – начальный адрес (для команд записи/чтения);

D[15..0] – данные (для команд записи/чтения);

F[7..0] – заполнитель на время приёма данных (0x00);

E[7..0] – код ошибки

Таблица 5 - Описание команд

Наименование Значение		Описание				
Cmd_RESET	0xFF	Сброс устройства				
Cmd_selectSPI	0x18	Режим работы через последовательный порт				
Cmd_selectPPI	0x24	Режим работы через параллельный порт				
Cmd_Write	0x3C	Запись блока данных				
Cmd_Read 0x42		Чтение блока данных				
	Коды ошибок					
NoErr	0x00	Нет ошибок				
ErrCMD	0x01	Неверный/неизвестный код команды				

Порядок следования бит: первый бит MSB.

Порядок следования байтов: старший байт первый.

Примечание – При чтении данных выдаваемые данные задерживаются на 1байт.

Команда чтения/записи считывает/записывает данные последовательно слово за словом вне зависимости от региона памяти, в который попадает адрес операции (буфер ПРМ, буфер ПРД, таблицы дескрипторов и т.д.).

При чтении данных из буфера данных ПРМ программист должен контролировать адрес операции и количество считываемых слов, чтобы избежать чтения данных из-за пределов буфера данных ПРМ.

Аналогичная процедура выполняется для операций записи буфера данных ПРМ и операций чтения/записи буфера данных ПРД.

Характеристики порта:

- независимые ПРМ и ПРД;
- скорость обмена до 20 Мбит/с.

5.3 Настройка контроллера

Настройка контроллера ЛВС необходима для правильной работы ПРМ и ПРД. Настройка контроллера может осуществляться в любое время — как сразу после завершения процедуры сброса, так и в процессе работы контроллера ЛВС. Часть настроек выполняется автоматически внутренними схемами управления и обеспечивает базовые параметры для осуществления приема и передачи пакетов. Для правильной работы контроллера требуется произвести дополнительные настройки.

По сбросу устанавливаются основные, часто используемые, настройки ПРМ и ПРД. ПРМ и ПРД после сброса выключены. Минимально необходимые действия по настройке включают указание МАС адреса контроллера ЛВС, настройка маски прерываний, включение ПРМ/ПРД.

5.3.1 Настройка режима приема/передачи пакетов

Устройство может работать в дуплексном или полудуплексном режимах на скорости передачи до 10 Мбит/с. По сбросу контроллер устанавливается в дуплексный режим работы.

5.3.2 Настройка работы в полудуплексном режиме

Полудуплексный режим работы контроллера включается установкой бита HALFD_EN=1 регистра MAC_CTRL. В этом режиме осуществляется контроль занятости линии (CRS) и коллизий (COL) не осуществляется.

В полудуплексном режиме пользователю доступны для установки следующие параметры:

- окно коллизий*. Задаётся битами [7:0] регистра CollConfig и выражается в количестве тактов частоты TxCLK (2,5 МГц). При возникновении поздней коллизии модуль прекращает передачу пакета, выставляет состояние ошибки и переходит к обработке следующего пакета;
- количество попыток передачи пакета. Лимит количества попыток содержится в регистре CollConfig (биты [15:8]). Если количество коллизий, произошедших во время передачи пакетов, превышает значение этого регистра, модуль прекращает передачу пакета, выставляет состояние ошибки и переходит к обработке следующего пакета.

Примечание:

* Окно коллизий – это время t после начала отправки пакета (в соответствии со спецификацией IEEE 802.3), по прошествии которого любая произошедшая коллизия считается поздней.

5.3.3 Настройка межпакетного интервала

Значение длины межпакетного интервала, выраженное в битовых интервалах (100 нс), заносится в регистр IPGTx. После отправки пакета передатчик блокирует обработку следующего дескриптора на заданное время.

5.3.4 Настройка размеров пакетов

Максимальный и минимальный размер пакета содержится в регистрах MaxFrame и MinFrame соответственно (в байтах).

Если размер пакета, передаваемый модулем, (в байтах) меньше значения регистра MinFrame, передатчик, если разрешено (бит PAD_DIS=0), дополняет поле данных пакета нулевыми байтами.

Количество нулевых байт N вычисляется как:

- 1) N = значение регистра MinFrame (байт) L (длина пакета, содержащаяся в поле длины дескриптора), если CRC DIS = 1;
- 2) N = значение регистра MinFrame (байт) L (длина пакета, содержащаяся в поле длины дескриптора) 4, если CRC DIS = 0.

Если принимаемый пакет содержит количество байт больше значения, содержащегося в регистре MaxFrame, то приемник записывает в текущий дескриптор состояние ошибки и переходит к следующему дескриптору.

5.3.5 Расширенные настройки передачи пакетов

Контроллер ЛВС предоставляет возможность расширенного управления отправкой пакетов через поле управления дескриптора передачи.

Передаваемый пакет можно конфигурировать следующим образом:

- разрешить или запретить автоматическое добавление поля CRC в конец пакета (бит CRC_DIS дескриптора отсылаемых пакетов);
- разрешить или запретить автоматическое добавление нулевых бит к полям данных пакетов, имеющих длину поля данных меньше минимальной (бит PAD DIS дескриптора отсылаемых пакетов).

5.3.6 Контроль МАС-адреса

Модуль МАС осуществляет автоматический контроль адреса назначения принимаемого пакета. Доступны следующие режимы фильтрации пакетов:

- прием всех пакетов;
- прием индивидуального пакета;
- прием широковещательных пакетов;
- прием пакетов по HASH таблице.

Режим «без фильтрации» (приём всех пакетов) осуществляется включением бита PRO EN регистра MAC CTRL.

Приём индивидуального пакета включен всегда и осуществляется по полному совпадению принятого в пакете MAC-адреса со значением, установленным в качестве MAC-адреса контроллера в регистрах MAC_ADDR_x.

Прием широковещательного пакета осуществляется при приеме пакета с широковещательным MAC-адресом независимо от остальных режимов при включенном бите BCA EN регистра MAC CTRL.

Прием пакетов по HASH таблице осуществляется, если HASH-функция MAC-адреса принятого пакета соответствует маске в HASH-таблице контроллера. HASH-функция MAC-адреса вычисляется как «1» в позиции за номером, равным числу в старших 6 разрядах CRC32 MAC-адреса назначения (см. Приложение 6).

HASHTAG = 1 << ((CRC32(MAC))>> 26);

Режим работает независимо от остальных и включается битом MCA_EN регистра MAC_CTRL.

5.4 Передача пакетов

Передача пакетов в контроллере ЛВС производится в 4 этапа:

1 этап: Копирование данных пакета УУ в буфер ПРД контроллера.

2 этап: Установка параметров передачи пакета записью соответствующих параметров в дескриптор ПРД пакета (см. приложение 2):

- формирование или нет прерываний по завершении обработки пакета (бит IRQ_EN);
- добавление или нет преамбулы (бит PRE DIS);
- дополнение или нет пакета PAD-символами (0×00) до минимальной длины (бит PAD DIS);
- дополнение или нет пакета полем CRC (бит CRC_DIS).

3 этап: Определение МАС-модулем по дескриптору пакета параметров передачи и собственно передача пакета. Передача включает автоматическую установку прочих параметров пакета, дополнение коротких пакетов до необходимой длины, расчет и вставка СRC, отработка временных интервалов при передаче пакетов, повторную отправку пакетов в случае ошибки при отправке.

4 этап: Формирование статусной информации о передаче, куда включаются признаки завершения обработки пакета (бит RDY), количество попыток отправки (поле RTRY), признак отказа от передачи из-за превышения лимита попыток (бит RL), признака ошибки в линии (бит LC). Также при разрешенных прерываниях передатчика выставляются прерывания завершения обработки пакета (бит TXF), наличия ошибок в пакете (бит TXE), передача пакета управления (бит TXC) и занятость передатчика по причине обслуживания контрольного пакета PAUSE (бит TX BUSY).

По завершении передачи контроллер переходит к обработке очередного дескриптора из таблицы, согласно биту WRAP. При достижении конца таблицы производится переход к ее началу, независимо от бита WRAP последнего дескриптора.

<u>Примечание</u> – Бит RDY поля управления дескриптора должен устанавливаться последним(!).

Общий алгоритм передачи одиночного пакета приведен в Приложении 4.

5.5 Прием пакетов

Прием пакетов, как и передача, осуществляется в 4 этапа:

1 этап: Настройка дескриптора ПРМ (см. Приложение 3), которая заключается в установке признаков готовности дескриптора к обработке (бит RDY) и в установке признака разрешения формирования прерывания по завершении приема (бит IRQ_EN).

2 этап: Прием данных пакета. При приеме контролируются ошибки приема, и анализируется прочая информация, такая как МАС-адрес, с целью определения необходимости фиксации пакета в памяти и формировании статусной информации о приеме.

3 этап: Запись статусной информации в дескриптор:

- тип МАС-адреса принятого пакета;
- групповой пакет, прошедший проверку через HASH таблицу (бит MCA);
- широковещательный пакет (бит ВСА);
- пакет с индивидуальным MAC-адресом (бит UCA);
- параметры пакета;

- пакет управления (бит CF);
- пакет длиной более MaxFrame (бит LF);
- пакет длиной менее MinFrame (бит SF);
- наличия ошибок при приёме пакета (бит EF);
- типы ошибок при приёме (если таковые были);
- несоответствие расчётного CRC пакета содержимому поля CRC (бит CRC_ERR);
- наличие ошибки в теле пакета (бит SMB ERR);
- наличие ошибки типа LateCollision (бит LC);
- наличие переполнения буфера ПРМ при приёме пакета (бит OR).

А также выставляются прерывания:

- завершения приема пакета (бит RXF);
- приема пакета с ошибками (бит RXE);
- прием пакета длиной более MaxFrame (бит RXL);
- прием пакета длиной менее MinFrame (бит RXS);
- прием пакета управления (бит RXC);
- переполнение буфера приёмника (бит RXBF FULL);
- поступление пакета при неготовности текущего дескриптора (бит RXD_nREADY).

4 этап: По получении информации о приеме пакета (через бит занятости дескриптора или через прерывание), осуществляется считывание УУ пакета из памяти контроллера ЛВС.

По завершении передачи контроллер переходит к обработке очередного дескриптора из таблицы, согласно биту WRAP. При достижении конца таблицы производится переход к её началу, независимо от бита WRAP последнего дескриптора.

<u>Примечание</u> – Общий алгоритм приема одиночного пакета приведен в Приложении 4.

5.6 Работа РНҮ уровня

Модуль PHY контроллера ЛВС это одноканальный приемопередатчик протокола стандарта IEEE 802.3/Ethernet 10BASE-T, предоставляющий все функции протокола физического уровня.

Управление модулем осуществляется через регистры управления, находящиеся в общем пуле регистров.

Блок осуществляет контроль наличия коллизий в линии в полудуплексном режиме работы, а также осуществляет функции слежения за подключением к линии по наличию передачи или импульсов LINK и формирования импульсных посылок LINK для индикации присутствия на линии. При превышении времени отсутствия изменений в линии блок формирует сигнал отсутствия подключения.

5.7 Индикация

В контроллере 5600ВГ1 предусмотрены выводы для индикации состояния при помощи внешних светодиодов.

Управление индикацией осуществляется через два вывода LED0 и LED1. Назначение выводов и их состояния приведены ниже (Таблица 6).

Частота мерцания индикаторов – 5 Гц.

Таблица 6 – Назначение и состояния выводов при индикации

Индикатор	Состояние	Назначение		
LED0	0	Полудуплексный режим работы		
LED0	1	Дуплексный режим работы		
LED0	0→1→0→	Наличие коллизии в линии		
LED1	0	Соединение с линией		
LED1	1	Отсутствует соединение с линией		
LED1	0→1→0→	Производится обмен пакетами		

5.8 Прерывания

За обработку прерываний отвечают два регистра:

- регистр флагов прерываний;
- регистр маски прерываний.

Прерывания блокируются записью «0» в регистр маски прерываний.

При возникновении прерывания вывод INT устанавливается в низкий уровень. Вывод INT устанавливается в высокий уровень после очистки регистра флагов прерываний. Очистка регистра флагов прерываний осуществляется его чтением (при установленном бите GCTRL.READ_CLR_STAT) или записью «1» в соответствующий разряд регистра флагов INT SRC.

Подробное описание флагов прерываний описано в Приложении 1.

5.9 Работа драйвера

Программное обеспечение (драйвер) предназначено для предоставления программисту средств управления контроллером. Драйвер включает в себя макроопределения регистровой модели устройства, определение регистровых структур и базовые функции для приема, отправки пакетов данных и проверки контроля результата их отправки.

Предоставляемая в драйвере процедура инициализации предназначена для инициализации контроллера ЛВС значениями, отличными от значений по умолчанию.

Предоставляемые функции отправки и приема пакета реализуют также и настройку соответствующего дескриптора по флагам, установленным в аргументах соответствующих функций.

Исходный код драйвера приведен в Приложении 5.

5.10 Особенности работы контроллера в разных режимах

5.10.1 Режим короткого замыкания (LoopBack)

Режим короткого замыкания (далее КЗ) предназначен для проведения проверок работы программно-аппаратной части устройства в пределах самого устройства без подключения к линии.

В контроллере ЛВС реализовано два способа организации режима КЗ:

- цифровое КЗ:
- аналоговое КЗ.

Цифровое КЗ предназначено для организации обратной петли на стыке MAC и PHY уровней. Режим устанавливается выставлением бита LB_EN регистра MAC_CTRL или выставлением бита DLB регистра PHY CTRL.

Аналоговое КЗ служит для проверки работы и настройки всего контроллера в целом до подключения к линии. Режим устанавливается выставлением бита LB регистра PHY_CTRL.

5.10.2 Отключение от линии

Контроллер 5600ВГ1 может быть отключен от линии, как на прием, так и на передачу независимо друг от друга. Данный режим может быть использован при самотестировании работы контроллера программными средствами без нарушения работы линии. Включение и отключение ПРМ и ПРД осуществляется битами RXEN и TXEN соответственно (1 – включено, 0 – отключено). После сброса (программного или аппаратного) приемник и передатчик переводятся в неактивное состояние.

Отключение затрагивает только выходные каскады и не влияет на работу остальной части схемы. Таким образом, для работы в режиме КЗ нет необходимости в присутствии на линии прочих устройств.

6 Предельно-допустимые характеристики микросхемы

Таблица 7 – Предельно-допустимые и предельные режимы эксплуатации микросхем

	a z	Норма параметра			
Наименование параметра режима, единица измерения	Буквенное обозначени е	Предельно- допустимый режим		Предельный режим	
	5y 60	не	не	не	не
		менее	более	менее	более
Напряжение питания, В	Ucc	4,5	5,5	_	6,0
Входное напряжение низкого уровня, В, на выводах A[12:0], D[15:0], nCS, nOE, nWE, CLK, CLKS, nRST, JS_nTRST, SFS/TMS, SCLK/TCK, SDI/TDI, XS, X1	UıL	0	0,8	минус 0,3	-
Входное напряжение высокого уровня, В, на выводе XS и X1 при XS=1	Uıн	0, 7∙ Ucc	Ucc	_	Ucc +0,3
Входное напряжение высокого уровня, В, на выводах A[12:0], D[15:0], nCS, nOE, nWE, CLK, CLKS, nRST, JS_nTRST, SFS/TMS, SCLK/TCK, SDI/TDI	Uıн	2,4	Ucc	_	Ucc +0,3
Дифференциальное входное напряжение на выводах TPI+ и TPI-, мВ	U _{IT}	500	Ucc	_	_
Входное напряжение на выводах TPI+ и TPI-, В	Uı	_	_	минус 0,3	Ucc + 0,3
Ток нагрузки на цифровых выходах, мА, D[15:0], RDY, nIRQ, LED[1:0], SDO/TDO, X2	Iol Ioн	минус 4,0	4,0	минус 10,0	10,0
Ток нагрузки на аналоговых выходах ТРО++, ТРО+, ТРО, ТРО, мА	I _{OL_A} I _{OH_A}	минус 40,0	40,0	минус 80,0	80,0
Частота следования импульсов тактовых сигналов, МГц, - в режиме обхода XS=1	fc	_	80	-	-
- в режиме умножения частоты XS=0		_	10	_	-
Частота следования импульсов тактовых сигналов параллельного интерфейса, МГц, на выводе CLK	fcLĸ*	_	40	_	-
Частота следования импульсов тактовых сигналов последовательного интерфейса, МГц, на выводе SCLK/TCK	fsclk/Tck*	_	10	_	-
Время нарастания и спада входного тактового сигнала, нс	t _{r_PLL} * t _{f_PLL} *	_	3	_	_
Минимальная длительность сигнала сброса, нс	tmclr*	100	_	_	_
Емкость нагрузки на выходах, пф	CL	_	60	_	_

Примечания:

^{1.*}Временные параметры fc, fclk, fsclk/тck, tr_Pll, tf_Pll, tmclr гарантируются в процессе проведения ФК на максимальной частоте.

^{2.} Не допускается одновременное задание нескольких предельных режимов.

7 Электрические параметры микросхемы

Таблица 8 – Электрические параметры микросхем при приёмке и поставке

Наименование параметра, единица измерения,	Буквенное обозначение параметра	Норма параметра		Температура среды, °С
режим измерения	Букво обозна параг	не менее	не более	Температ среды,
Выходное напряжение низкого уровня на цифровых выходах D[15:0], RDY, nIRQ, LED[1:0], SDO/TDO, B	UoL	_	0,4	25, 85, минус 60
Выходное напряжение высокого уровня на цифровых выходах D[15:0], RDY, nIRQ, LED[1:0], SDO/TDO, B	Uон	4,05	-	25, 85, минус 60
Выходное напряжение низкого уровня на аналоговых выходах ТРО++, ТРО+, ТРО, ТРО, X2, В	Uol_a	_	1,1	25, 85, минус 60
Выходное напряжение высокого уровня на аналоговых выходах TPO++, TPO+, TPO, TPO, X2, B	Uон_а	3,5	-	25, 85, минус 60
Ток утечки низкого уровня на цифровых входах A[12:0], D[15:0], nCS, nOE, nWE, CLK, CLKS, nRST, JS_nTRST, SFS/TMS, SCLK/TCK, SDI/TDI, мкА	I _{ILL}	минус 1,0	1,0	25, 85, минус 60
Ток утечки высокого уровня на цифровых входах A[12:0], D[15:0], nCS, nOE, nWE, CLK, CLKS, nRST, JS_nTRST, SFS/TMS, SCLK/TCK, SDI/TDI, мкА	Іігн	минус 1,0	1,0	25, 85, минус 60
Входной ток низкого уровня на аналоговых входах TPI+, TPI-, X1, мА	I _{IL_} A	минус 1,0	1,0	25, 85, минус 60
Входной ток высокого уровня на аналоговых входах TPI+, TPI-, X1, мА	Іін_а	минус 1,0	1,0	25, 85, минус 60
Ток утечки низкого уровня на входе XS (13), мкА	I _{ILL_} xs	минус 50	50	25, 85, минус 60
Ток утечки высокого уровня на входе XS (13), мкА	IILH_XS	минус 50	50	25, 85, минус 60
Статический ток потребления, мА	Icc	_	20	25, 85, минус 60
Статический ток потребления (приемопередатчики в состоянии «Выключено»), мкА	Iccs	_	50	25, 85, минус 60
Динамический ток потребления, мА	locc	_	190	25, 85, минус 60

Наименование параметра,	Буквенное обозначение параметра	Норма параметра		оатура ы, °С
единица измерения, режим измерения	Буквенное обозначени параметра	не менее	не более	Температура среды, °С
Выходная частота генератора, МГц	fo_PLL*	79,9	80,1	25, 85, минус 60
Параметры параллельного интерфейса			•	
Время цикла чтения/записи, нс	tcy*	100	-	25, 85, минус 60
Время задержки при переходе выхода RDY из состояния «Выключено» в состояние высокого (низкого) уровня относительно сигнала nCS, нс	tPZH(nCS-RDY)* tPZL(nCS-RDY)*	-	12,5	25, 85, минус 60
Время задержки сигнала RDY при переходе выхода из состояния высокого (низкого) уровня в состояние «Выключено» относительно сигнала nCS, нс	tPHZ(nCS-RDY)* tPLZ (nCS-RDY)*	-	12,5	25, 85, минус 60
Время задержки установки сигнала RDY относительно сигнала nCS, нс	tDH(nCS-RDY)*	87,5	_	25, 85, минус 60
Время задержки снятия сигнала RDY относительно nCS, нс, при: CLKS=0	t _{DL(nCS-RDY)} *	_	H**	25, 85,
при: CLKS=1		_	12,5	минус 60
Время выборки данных относительно сигнала nOE, в цикле чтения, нс	tAR(nOE-D)*	-	112,5	25, 85, минус 60
Время удержания данных относительно сигнала nOE, в цикле чтения, нс	tHR(nOE-D)*	12,5	_	25, 85, минус 60
Время предустановки данных относительно начала сигнала разрешения записи nWE, в цикле записи, нс при: CLKS=0	tsuwo(D-nWE)*	12,5	_	25, 85, минус 60
Время удержания данных относительно сигнала разрешения записи nWE, в цикле записи, нс при: CLKS=0	tHW0(nWE-D)*	12,5	_	25, 85, минус 60
Параметры последовательного интерфейса				
Время задержки сигнала SDI (SDO) относительно SCLK, нс	td(sclk-sdi)* td(sclk-sdo)*	12,5	_	25, 85, минус 60
Время предустановки сигнала SFS относительно сигнала SCLK, нс	tsu(SFS-SCLK)*	12,5	_	25, 85, минус 60
Время предустановки данных относительно сигнала SCLK, нс	tsu(sdi-sclk)* tsu(sdo-sclk)*	12,5	_	25, 85, минус 60

Наименование параметра,	енное ачение метра	Норма параметра		ература ды, °С	
единица измерения, режим измерения	Букве обозна парал	не менее	не более	Темпер	
Время удержания сигнала SFS относительно сигнала SCLK, нс	th(sclk-sfs)*	12,5	_	25, 85, минус 60	

Примечания:

2.**H=1/2•fcLK

^{1. *}Временные параметры fo_pll, tcy, tpzh(ncs-rdy), tpzl(ncs-rdy), tphz(ncs-rdy), tplz (ncs-rdy), tdh(ncs-rdy), tdl(ncs-rdy), tar(noe-d), thr(noe-d), tsuwo(d-nwe), thwo(nwe-d), td(sclk-sdi), td(sclk-sdo), tsu(sps-sclk), tsu(sdi-sclk), tsu(sdo-sclk), th(sclk-sfs) гарантируются в процессе проведения ФК на максимальной частоте.

8 Временные диаграммы




Рисунок 8 – Временная диаграмма циклов чтения и записи параллельного интерфейса при: CLKS=0, CLKS=1





Рисунок 9 – Временная диаграмма циклов чтения и записи последовательного интерфейса

9 Схема подключения



5600ВГ1 – включаемая микросхема;

G2 — источник постоянного напряжения, $U_{CC} = 5.0 B$;

R1 - R8 — сопротивления;

Для линии с волновым сопротивлением 100 Ом:

R1 = R4 = 1 κ Om* \pm 5 %, 0,25 BT;

 $R2 = R3 = 50 \text{ Om } \pm 5 \%, 0.25 \text{ BT};$

 $R5 = R8 = 390 \text{ Om } \pm 5 \%, 0.25 \text{ BT};$

 $R6 = R7 = 47 \text{ Om } \pm 5 \%, 0.25 \text{ Bt.}$

Для линии с волновым сопротивлением 75 Ом:

R1 = R4 = 1 κ Om* \pm 5 %, 0,25 BT;

 $R2 = R3 = 36 \text{ Om } \pm 5 \%, 0.25 \text{ BT};$

 $R5 = R8 = 270 \text{ Om } \pm 5 \%, 0.25 \text{ BT};$

 $R6 = R7 = 36 \text{ Om } \pm 5 \%, 0,25 \text{ Bt.}$

Рисунок 10 – Схема реализации устройства на базе одной микросхемы

Продолжение к рисунку 10

```
С1–С9 — конденсаторы; 

С1 = C4 = C5 = C6 = C7 = C8 = C9 = C10 = 0,1 мкФ \pm 10 %; 

С2 = C3 = не более 33 мкФ и не менее 33 нФ. 

Т1, Т2 — трансформаторы, L = 350 мкГн, 1:1; 

Y1 — элементы схемы (Y1-1; — Y1-2).
```

* – Резисторы R1 и R4 могут не устанавливаться, при этом не гарантируется прием LINK-импульсов и, как следствие, – невозможность определения подключения или отключения линии.

Номиналы резисторов подбираются согласно волновому сопротивлению провода и равны 1/2 • R провода.

10 Справочные данные

Максимальное значение емкости вывода микросхемы на частотах менее 1 МГц не превышает 9 пФ.

Таблица 9 – Справочные параметры

Наименование параметра,	квенное значение раметра	Нор парам	атура ı, °C	
единица измерения, режим измерения	Буквенное обозначение параметра	не менее	не более	Температ среды,
Входное сопротивление приемника, кОм по выводам	R _{I_RCV}	5	18	25, 85, минус 60
Длительность сигнала высокого уровня (импульса LINK), нс, при Ucc= 4,5 В	t _{WHWT}	100	_	25, 85, минус 60
Период выдачи импульса LINK, мс, при U _{CC} = 4,5 B	T _{WHWT} T _{WHUD}	1	64	25, 85, минус 60

11 Типовые зависимости




Рисунок 11 – Зависимость выходного напряжения низкого уровня на цифровых выходах D[15:0], RDY, nIRQ, LED[1:0], SDO/TDO U_{OL} от тока нагрузки на цифровых выходах I_{OL}




Рисунок 12 – Зависимость выходного напряжения высокого уровня на цифровых выходах D[15:0], RDY, nIRQ, LED[1:0], SDO/TDO U₀н от тока нагрузки на цифровых выходах I₀∟




Рисунок 13 – Зависимость статического тока потребления I_{CC} от напряжения питания U_{CC}




Рисунок 14 – Зависимость статического тока потребления (приемопередатчики в состоянии «Выключено») Іссь от напряжения питания Ucc




Рисунок 15 – Зависимость динамического тока потребления locc от напряжения питания Ucc




Рисунок 16 – Зависимость статического тока потребления Icc от температуры T°




Рисунок 17 – Зависимость статического тока потребления (приемопередатчики в состоянии «Выключено») locc от температуры T°




Рисунок 18 – Зависимость динамического тока потребления Iocc от температуры T°




Рисунок 19 – Зависимость выходного напряжения низкого уровня на аналоговых выходах TPO++, TPO+, TPO--, TPO--, X2 от температуры T°, при I_{OL_A} = 6 мA




Рисунок 20 – Зависимость выходного напряжения высокого уровня на аналоговых выходах TPO++, TPO+, TPO--, TPO--, X2 от температуры T°, при $I_{\text{OL_A}}$ = 6 мA




Рисунок 21 – Зависимость выходного напряжения низкого уровня на цифровых выходах D[15:0], RDY, nIRQ, LED[1:0], SDO/TDO от температуры T° , при $I_{OL} = 4$ мА




Рисунок 22 – Зависимость выходного напряжения высокого на цифровых выходах D[15:0], RDY, nIRQ, LED[1:0], SDO/TDO от температуры T° , при $I_{OL} = 4$ мА

12 Габаритный чертеж микросхемы




Рисунок 23 - Корпус Н18.64-1В

13 Информация для заказа

Обозначение микросхемы	Маркировка	Тип корпуса	Температурный диапазон			
5600ВГ1У	5600ВГ1У	H18.64-1B	минус 60 – 85 °C			
К5600ВГ1У	К5600ВГ1У	H18.64-1B	минус 60 – 85 °C			
К5600ВГ1УК	К5600ВГ1У∙	H18.64-1B	0 – 70 °C			

Микросхемы с приемкой «ВП» маркируются ромбом. Микросхемы с приемкой «ОТК» маркируются буквой «К».

ПРИЛОЖЕНИЕ 1. Регистры контроллера

Таблица 10 – Регистры контроллера

			Значение					
Наименование	Доступ	Номер	ПО	Описание				
	H,	регистра	умолчанию					
MAC_CTRL	RW	0x00	0xC0A0	Регистр управления МАС уровнем				
				контроллера				
MinFrame	RW	0x01	0x0040	Регистр задания минимальной длины				
				пакета				
MaxFrame	RW	0x02	0x0600	Регистр задания максимальной длины				
				пакета				
CollConfig	RW	0x03	0x0000	Регистр управления обработкой				
3				коллизий				
IPGTx	RW	0x04	0x0006	Регистр задания межпакетного				
				интервала				
				(в битовых интервалах = 100 нс)				
MAC_ADDR_T	RW	0x05	0x89AB	Регистр младшей части МАС-адреса				
MAC_ADDR_M	RW	0x06	0x4567	Регистр средней части МАС-адреса				
MAC_ADDR_H	RW	0x07	0x0123	Регистр старшей части МАС-адреса				
HASH0	RW	0x08	0x0000	Регистр слова 0 HASH таблицы				
HASH1	RW	0x09	0x0000	Регистр слова 1 HASH таблицы				
HASH2	RW	0x0A	0x0000	Регистр слова 2 HASH таблицы				
HASH3	RW	0x0B	0x8000	Регистр слова 3 HASH таблицы				
INT MSK	RW	0x0C	0x0000	Регистр маски прерываний				
INT_SRC	RW	0x0D	0x0000	Регистр флагов прерываний				
PHY_CTRL	RW	0x0E	0x81D0	Регистр управления РНУ уровнем				
02		0,102	0,0120	контроллера				
PHY_STAT	R	0x0F	0xXXXX	Регистр состояния РНҮ уровня				
RXBF HEAD	RW	0x10	0x07FF	Регистр начала данных буфера				
				приемника (управляется программистом				
				и указывает на последний свободный				
				адрес в буфере)				
RXBF TAIL	R	0x11	0x0000	Регистр конца данных буфера				
_				приемника (управляется контроллером				
				и указывает на первый свободный адрес				
				в буфере)				
		0x120x13		Зарезервировано				
STAT_RX_ALL	R	0x14	0x0000	Счетчик количества входящих пакетов				
				(дошедших до МАС-уровня)				
STAT_RX_OK	R	0x15	0x0000	Счетчик количества успешно принятых				
				входящих пакетов				
STAT_RX_OVF	R	0x16	0x0000	Счетчик количества входящих пакетов,				
				вызвавших переполнение буфера ПРМ				
STAT_RX_LOS	R	0x17	0x0000	Счетчик количества входящих пакетов,				
Τ				потерянных из-за неготовности МАС-				
				уровня к приему (неготовность				
				дескриптора)				
STAT_TX_ALL	R	0x18	0x0000	Счетчик количества исходящих пакетов				
STAT_TX_OK	R	0x19	0x0000	Счетчик количества успешно				
				отосланных исходящих пакетов				
		0x1A0x1E		Зарезервировано				
GCTRL	RW	0x1F	0x4382	Регистр управления стыка HOST-				
				контроллер				

<u>Примечание</u> – Адрес регистра в адресном пространстве внешней шины определяется как <номер регистра> + 0x1FC0.

Значение резервных битов при чтении не определено.

Поведение при записи по зарезервированным адресам регистров не определено.

GCTRL

Таблица 11 – Описание бит регистра GCTRL

Обозначение	Бит	Описание
GLBL_RST	15	Общий сброс всего контроллера
		1 – сброшен;
		0 – рабочее состояние
READ_CLR_STAT	14	Очистка статистики по чтению
		1 – при чтении регистров/флагов состояния они
		очищаются;
		0 – для очистки статусов необходима запись
SPI_RST	13	Сброс встроенного контроллера последовательного порта
		1 – сброшен;
		0 – рабочее состояние
ASYNC_MODE	12	Переключение между режима формирования сигнала RDY
		1 – асинхронный;
		0 – синхронный
	110	Зарезервировано

MAC_CTRL

Таблица 12 - Описание бит регистра MAC_CTRL

Обозначение	Бит	Описание
TX_RST	15	Сброс ПРД МАС-уровня
		1 – сброшен;
		0 – рабочее состояние
RX_RST	14	Сброс ПРМ МАС-уровня
		1 – сброшен;
		0 – рабочее состояние
-	13	Зарезервировано
DSCR_SCAN_EN	12	Переключение ПРД в режим сканирования дескрипторов,
		когда переход к следующему осуществляется вне
		зависимости от готовности
		0 – при неготовности бита RDY в поле управления
		ожидание;
DALICE EN	4.4	1 – переход к следующему дескриптору
PAUSE_EN	11	Разрешение обработки Pause Frame
		1 – пакет PAUSE обрабатывается автоматически
PRO_EN	10	Включение приема всех пакетов независимо от их МАС-
		адреса
		1 — включен;
DOA 511	_	0 — выключен
BCA_EN	9	Включение приема всех широковещательных пакетов
		1 — включен; 0 — выключен
MCA EN	0	
MCA_EN	8	Включение приема всех пакетов, соответствующих HASH- таблице
		таолице

Обозначение	Бит	Описание
		1 – включен;
		0 – выключен
CTRL_FRAME_EN	7	Разрешение приема управляющих пакетов
		1 – включен;
		0 – выключен
LONG_FRAME_EN	6	Разрешение приема пакетов длиной более MaxFrame
		1 – разрешен;
OUDT FRANK FAL		0 – не разрешен
SHRT_FRAME_EN	5	Разрешение приема пакетов длиной менее MinFrame
		1 – разрешен;
EDD EDAME EN	4	0 – не разрешен Разрешение приёма пакетов с ошибками
ERR_FRAME_EN	4	1 — разрешен;
		0 – не разрешен
BCKOF DIS	3	Отключение интервала ожидания перед повторением
Bekel _blo	5	отправки пакета в случае коллизии
		1 – включен;
		0 — выключен
HALFD_EN	2	Переключение в режим полудуплексного приёма-передачи
_		1 – включен;
		0 – выключен
BIG_ENDIAN	1	Переключение в режим BIG ENDIAN формата данных
		1 – включен;
		0 — выключен
LB_EN	0	Включение тестового замыкания ПРД на ПРМ м/у уровнями
		MAC и PHY
		1 — включен;
		0 – выключен

COLLCONF

Таблица 13 – Описание бит регистра COLLCONF

Обозначение	Бит	Описание
-	1512	Зарезервировано
RetriesLimit	118	Максимальное возможное количество попыток повтора передачи пакета (0 15)
CollisionWindow	70	Размер окна разрешенных коллизий. Если коллизия случается в пределах данного окна — осуществляется повтор передачи пакета. В противном случае сообщается об ошибке в линии. Задается в 4-битовых интервалах (400 нс). 0 = 0 нс 1 = 400 нс 255 = ~100 мкс

IPGTx

Таблица 14 - Описание бит регистра IPGTx

Обозначение	Бит	Описание
IPG		Минимальный интервал отправки пакетов. Задается в битовых интервалах (100 нс). 0 = 0 нс 1 = 100 нс 2 ¹⁶ = ~6 мс

INT_MSK/INT_SRC

Таблица 15 - Описание бит регистра INT_MSK/ INT_SRC

Обозначение	Бит	Описание
RXF	15	Индикатор успешного приема пакета
RXE	14	Индикатор наличия ошибок при приеме пакета
RXC	13	Индикатор приема пакета управления
RXBF_FULL	12	Индикатор переполнения буфера ПРМ при приеме пакета
RXD_nREADY	11	Индикатор неготовности текущего дескриптора в ПРМ
RXL	10	Индикатор приема пакета длиной более MaxFrame
RXS	9	Индикатор приема пакета длиной менее MinFrame
TXF	7	Индикатор успешной передачи пакета
TXE	6	Индикатор наличия ошибок при передаче пакета
TXC	5	Индикатор передачи пакета управления
	41	Зарезервировано
TX_BUSY	0	Индикатор принятия и обслуживания пакета Pause

Примечания:

 $\overline{\text{INT_SRC}}$ — регистр флагов прерываний (1 — наличие соответствующего события). Снятие флагов осуществляется записью «1» в INT_SRC. Либо чтением при установленном бите GCRTL.READ_CLR_STAT = 1.

INT_MSK – регистр маски прерываний (0 – запрещено, 1 – разрешено)

PHY_CTRL

Таблица 16 - Описание бит регистра PHY_CTRL

Обозначение	Бит	Описание
RST	15	Сброс встроенного контроллера РНҮ-уровня
		1 – состояние сброса;
		0 – рабочее состояние
-	14	Переключение на работу с внешним контроллером
		РНҮ-уровня.
		0 – используется внутренний РНҮ;
		1 – используется внешний РНҮ. Интегрированный РНҮ в
		сбросе (в текущей ревизии выводы для подключения
		внешнего РНҮ отсутствуют)

Обозначение	Бит	Описание
TXEN	13	Разрешение работы ПРД встроенного контроллера РНҮ- уровня 1 – ПРД активен; 0 – отключен
RXEN	12	Разрешение работы ПРМ встроенного контроллера РНҮ- уровня 1 – ПРМ активен; 0 – отключен
LINK_PERIOD	11:6	Период следования LINK импульсов в мс +2мс. Период ожидания LINK импульсов вдвое больше заданного периода следования LINK импульсов (диапазон 264 мс)
BASE_2	5	Переключение на работу с коаксиальным кабелем в режиме полудуплексного приема/передачи 1 – подключение по коаксиальному кабелю; 0 – подключение по витой паре
DIR	4	Порядок передачи битов в полубайте 1 – MSB; 0 – LSB
EARLY_DV	3	Включение формирования сигнала RxDV одновременно с сигналом CRS О— штатный, сигнал RxDV формируется вместе с первыми значащими битами пакета (после приема поля SFD); 1— ранний, сигнал RxDV формируется вместе с битами пакета
HALFD	2	Включение режима полудуплексного приема-передачи 1 – полудуплексный режим; 0 – дуплексный режим
DLB	1	Включение тестового замыкания ПРД на ПРМ на входе контроллера РНҮ-уровня 1 – режим замыкания входов ПРД на выход ПРМ; 0 – штатный режим
LB	0	Включение тестового замыкания ПРД на ПРМ на выходе контроллера РНҮ-уровня до аналоговой части ПРМ/ПРД 1 – режим замыкания выходов ПРД на вход ПРМ; 0 – штатный режим

PHY_STAT

Таблица 17 – Описание бит регистра PHY_STAT

Обозначение	Бит	Описание							
	1511	Зарезервировано							
LINK	10	Индикатор встроенного контроллера РНҮ-уровня о							
		личии подключения в линии							
		- есть подключение;							
		1 – подключение отсутствует							
	90	Зарезервировано							

STAT_RX_ALL, STAT_RX_OK, STAT_RX_OVF, STAT_RX_LOST, STAT_TX_ALL, STAT_TX_OK

Счетчики пакетов. Отсчет ведется циклически. В регистрах STAT_RX_OK, STAT_RX_OVF, STAT_TX_ALL и STAT_TX_OK отсчет ведется при установленном бите IRQ_EN в поле управления соответствующего дескриптора. Очистка производится при чтении (при GCTRL.READ_CLR_STAT = 1) или записью 0 в соответствующий регистр.

ПРИЛОЖЕНИЕ 2. Дескриптор отсылаемых пакетов

15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00
RDY	WRAP	IRQ_EN			PRE_DIS	PAD_DIS	CRC_DIS	RC[2:0]				RL	ГС		SO
					LE	EN [15	5:0] (F	acket	Lengt	th)					
	(reserved)									·					
				,	ADDR	[15:0] (Pac	ket St	art Ad	dress)				

<u>Примечание</u> – Значащие быты адреса пакета 10...0.

Таблица 18 – Биты словосостояния дескриптора ПРД

Обозначение	Бит	Описание
RDY	15	Индикатор состояния исходящего пакета
		1 – состояние готовности;
		0 – отправлен/не заполнен
WRAP	14	Индикатор последнего дескриптора в таблице
		1 – переход к дескриптору #0
IRQ_EN	13	Разрешение формирования прерываний по передаче
		1 – разрешено;
		0 – не разрешено
	1211	Зарезервировано
PRE_DIS	10	Отключение передачи преамбулы
		1 – передача преамбулы отключена;
		0 – стандартный пакет
PAD_DIS	9	Отключение дополнения пакетов длиной менее MinFrame
		до минимальной длины PAD- символами (0×00)
		1 – дополнение не производится;
		0 – дополнение производится
CRC_DIS	8	Отключение дополнения пакетов полем CRC32
		1 – дополнение не производится;
		0 – дополнение производится
RTRY	74	Счетчик количества попыток передачи исходящего пакета
RL	3	Индикатор использования разрешенного количества
		повторений в случае неуспешной отправки исходящего
		пакета
		1 – за установленное число попыток пакет передать не
		удалось
LC	2	Индикатор наличия Late Collision
		1 – обнаружен сигнал COL за пределами «окна коллизий»
	1	Зарезервировано
CS	0	Индикатор потери несущей во время передачи пакета
		1 – имеется потеря сигнала CRS в процессе передачи

ПРИЛОЖЕНИЕ 3. Дескриптор принимаемых пакетов

15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00
RDY	WRAP	IRQ_EN			MCA	BCA	UCA	CF	LF	SF	EF	CRC_ERR	SMB_ERR		OR
LEN [15:0] (Packet Length)															
(reserved)															
ADDR [15:0] (Packet Start Address)															

<u>Примечание</u> – Значащие быты адреса пакета 10..0.

Таблица 19 – Биты словосостояния дескриптора ПРМ

Обозначение	Бит	Описание				
RDY	15	Индикатор состояния исходящего пакета				
		1 – готов к приему пакета;				
		0– пакет принят/не готов				
WRAP	14	Индикатор последнего дескриптора в таблице				
		1– переход к дескриптору #0				
IRQ_EN	13	Разрешение формирования прерываний по передаче				
		1 – разрешено;				
		0 – не разрешено				
	1211	Зарезервировано				
MCA	10	Индикатор приема группового пакета с МАС-адресом				
		соответствующего HASH-таблице				
		1 – совпадение адреса HASH-таблице				
BCA	9	Индикатор приема широковещательного пакета				
		1 – принят широковещательный пакет				
UCA	8	Индикатор приема индивидуального пакета с полным				
		совпадением МАС-адреса				
		1 – точное совпадение адреса				
CF	7	Индикатор приема пакета управления				
		1 – принят пакет управления				
LF	6	Индикатор приёма пакета длиной более MaxFrame				
		1 – принят пакет длиннее MaxFrame				
SF	5	Индикатор приема пакета длиной менее MinFrame				
		1 – принят пакет короче MinFrame				
EF	4	Индикатор наличия ошибок при приеме пакета (сводный				
		бит по ошибкам)				
CRC_ERR	3	Индикатор наличия ошибки CRC при приёме пакета				
		(1 – ошибка проверки CRC)				
SMB_ERR	2 Индикатор наличия ошибки в данных при приеме па					
		1 – ошибка в принятых данных				
	1	Зарезервировано				
OR	0	Индикатор переполнения буфера ПРМ при приеме пакета				
		1 – переполнение буфера				

ПРИЛОЖЕНИЕ 4. Алгоритм приема и передачи пакетов




Рисунок 24 - Алгоритм приема и передачи пакетов

ПРИЛОЖЕНИЕ 5. Драйвер (C/C++, TMS320C54x)

Драйвер состоит из четырех файлов (листинг файлов приведен ниже):

«MAC.c» — содержит определения функций и внутренних

переменных;

«BUFF.c» – содержит объявления буферов и таблиц дескрипторов;

«MAC.h» – содержит объявления внешних функций и переменных,

а также макроопределения констант и регистровой

модели контроллера ЛВС;

«MAC types.h» – содержит определения структур управления и данных

используемых в контроллере ЛВС.

Предоставляемые функции:

MAC_init – инициализация управляющих структур;

Send_ETH_Pack – запись пакета в буфер ПРД и соответствующего

дескриптора в буфер дескрипторов;

Receive_ETH_Pack - чтение пакета из буфера ПРМ и очисткой

соответствующего дескриптора;

chk_Send_OK – проверка успешности отправки пакета; chk Receive Ready – проверка наличия принятого пакета.

Предоставляемые структуры:

основные:

t_MAC — структура набора регистров управления

контроллером ЛВС;

t_TX_Buffer_Descriptor – структура дескриптора пакета для ПРД;

t_RX_Buffer_Descriptor – структура дескриптора пакета для ПРМ;

t_ETH_Pack – структура пакета IEEE802.3/Ethernet;

вспомогательные:

t MAC CTRL — структура полей регистра управления ПРМ/ПРД;

t_MAC_PACKETLEN – структура указателей минимальной и

максимальной длины пакетов;

t_MAC_COLCONF - структура полей регистра управления обработкой

коллизий;

t_INT_SOURCE – структура полей регистра источников прерываний;

t_INT_MASK – структура полей регистра маскирования

источников прерываний;

t_PHY_CTRL - структура полей регистра управления модулем

PHY;

t_PHY_STAT — структура полей регистра словосостояния модуля

PHY:

t_GCTRL – структура полей регистра общего управления

контроллером ЛВС.

lanc_546.cmd (TMS320C546)

```
/
/*
/*
    INK.CMD - V2.00 COMMAND FILE FOR LINKING C PROGRAMS
                      lnk500 <obj files...>    -o <out file> -m <map file> lnk.cmd
cl500    <src files...> -z -o <out file> -m <map file> lnk.cmd
Usage:
           Description: This file is a sample command file that can be used for linking programs built with the C54x C Compiler. This file has been designed to work for
                               548 C54x device.
                               Use it as a guideline; you may want to make alterations appropriate for the memory layout of the target
                               system and/or your application.
                              You must specify the directory in which rts.lib is located. Either add a "-i<directory>" line to this file, or use the system environment variable C_DIR to specify a search path for the libraries.
           Notes: (1)
                              If the run-time library you are using is not named rts.lib, be sure to use the correct name here.
                      (2)
MEMORY {
    PAGE 0:
                                                                                              /* program memory */
           PROG_RAM (RWX): origin = 0x0080,
PROG_EXT (RWX): origin = 0x8000,
                                                                 length = 0x7f80*/
                                                                 length = 0x7f80*/
           PROG_RAM (RWX): origin = 0x1480,
PROG_EXT (RWX): origin = 0x8000,
VECTORS (RWX): origin = 0x1400,
                                                                 length = 0x2c00
                                                                 length = 0x4000
                                                                 length = 0x0080
                                                                                              /* boot interrupt vector table
location */
PAGE 1:
reserved *
                                                                                              /* data memory, addresses 0-7Fh are
           DATA_RAM (RW):
DATA_EXT (RW):
MAC_RXBF (RW):
MAC_RXBD (RW):
MAC_TXBF (RW):
MAC_TXBF (RW):
                                   origin = 0x0080,
                                                                 length = 0x7f80
                                   origin = 0x8000,
                                                                 length = 0x6000
                                   origin = 0xE000,
                                                                 length = 0x0800
                                                                 length = 0x0100
length = 0x0800
length = 0x0100
                                   origin = 0xE800,
                                   origin = 0xF000,
origin = 0xF800,
           MAC_RG (RW):
                                   origin = 0xFFC0,
                                                                 length = 0x0020
} /* MEMORY */
SECTIONS {
      .text
                             PROG_RAM | PROG_EXT
                                                                PAGE 0
                                                                           /* code
      .switch
                                                                            /* switch table info
                             PROG_RAM
                                                                PAGE 0
      .cinit
                             PROG_RAM
                                                                PAGE 0
      .vectors
                             VECTORS
                                                                 PAGE 0 /* interrupt vectors
                                                                            /* C I/O
/* initialized data
      .cio
                             DATA_RAM
                                                                 PAGE 1
      .data
                             DATA_RAM
                                             DATA_EXT
                                                                PAGE 1
                                                                            /* global & static variables
/* constant data
/* heap
                                                                PAGE 1
PAGE 1
      .bss
                             DATA_RAM
                                             DATA_EXT
      .const
                             DATA RAM
                                                                PAGE 1
PAGE 1
PAGE 1
      .sysmem
                             DATA_RAM
                                             DATA_EXT
                             DATA_RAM
                                                                                stack
      .stack
                                             DATA EXT
      .csldata
                             DATA_RAM
      .RG_sect
                             MAC_RG
                                                                 PAGE 1
                             MAC_TXBF
MAC_RXBF
MAC_TXBD
                                                                PAGE 1
PAGE 1
      .XB_sect
                       >
                       >
      .RB_sect
                                                                 PAGE 1
PAGE 1
      .XD sect
                             MAC_RXBD
      .RD_sect
} /* SECTIONS */
```

MAC.c

//-----

```
/ Project: Ethernet MAC
/ Author: Stanislav V. Afanas'ev
    Company: Milandr
    File:
                  MAC.C
// Version: 1.2
/// Description:
                  "MAC.h"
#include
#define irq_INTO
                                     0x10
#define irq_INT1
#define irq_INT2
                                     0x11
                                     0x12
#define irq_INT3
// must be at (BASE + 0x1FC0)
extern t_MAC
// must be at (BASE + 0x1800)
// must be at (BASE + 0x1000)
extern t_TX_Buffer_Descriptor
// must be at (BASE + 0x0800)
extern t_RX_Buffer_Descriptor
// must be at (BASE + 0x1000)
                                                TX_Descriptors[DSCR_CNT];
                                               RX_Descriptors[DSCR_CNT];
extern unsigned int
                                   TX_buff[BUFF_SIZE];
// must be at (BASE + 0x0000)
                                   RX_buff[BUFF_SIZE];
extern unsigned int
            t_PACK_state
t_PACK_state
                                 stat_TX_PKG;
stat_RX_PKG;
            unsigned int
                                    free_size_TX = BUFF_SIZE;
                                    *ptr_TX_BUFF;
int_SRC;
static unsigned int
            t_INT_SOURCE
            unsigned int
unsigned int
unsigned int
unsigned int
                                     TMP;
                                     *dsť;
                                    *src;
                                     err;
            unsigned int
                                    err_count;
interrupt void c_int16()
     int_SRC.all = MAC_RG.INT_SOURCE.all;
MAC_RG.INT_SOURCE.all = int_SRC.all;
void
            MAC_reset(void)
                                       // done
     unsigned int    i;
MAC_RG.GCTRL.bit.GLBL_RST = 1;
     RX_Descriptors[0].RX_ctrl.all = 0x000
TX_Descriptors[0].TX_ctrl.all = 0x000
ptr_TX_BUFF = (void *) dflt_addr_Tx_BF;
                                                      = 0x0000;
     MAC_MEM_clear();
MAC_MEM_test();
MAC_MEM_clear();
}
                                            // done
void
           MAC_MEM_clear(void)
      unsigned int i; for(i = 0; i< sizeof(TX_buff);i++) TX_buff[i] = 0; for(i = 0; i< sizeof(RX_buff);i++) RX_buff[i] = 0;
// done
void
           MAC_MEM_test(void)
      unsigned int
      err_count = 0;
                                                             TX_buff[i] = 0xFFFF;
RX_buff[i] = 0xFFFF;
if(TX_buff[i] != 0xFFFF) err_count = err +1;;
if(RX_buff[i] != 0xFFFF) err_count = err +1;;
     for(i = 0; i < sizeof(TX_buff);i++)
for(i = 0; i < sizeof(RX_buff);i++)
for(i = 0; i < sizeof(TX_buff);i++)
for(i = 0; i < sizeof(RX_buff);i++)</pre>
      MAC_MEM_clear();
      //while(1)
```

```
{
            for(i = 0; i < sizeof(TX_buff);i++)
for(i = 0; i < sizeof(RX_buff);i++)</pre>
                                                                       MAC_MEM_CELL_test(&TX_buff[i], i);
MAC_MEM_CELL_test(&RX_buff[i], i);
      }
}
           MAC_MEM_CELL_test(unsigned int *addr, unsigned int value)
void
     *addr = value;
if(*addr ^ value)
                                   err_count = err +1;//printf("RX_buff init error at %X (%x)\n",addr,*addr);
     *addr ^= value; if(*addr ^ value)
                                   err_count = err +1;//printf("RX_buff init error at %X (%x)\n",addr,*addr);
       addr ^= value;
      if(*addr)
                                   err_count = err +1;//printf("RX_buff init error at %X (%x)\n",addr,*addr);
void
            MAC_init(void)
                                    // done
                                         = dflt_GCTRL;
      MAC_RG.GCTRL.all
     MAC_RG.base_MAC_RG
MAC_RG.base_MAC_RXBF
MAC_RG.base_MAC_TXBF
MAC_RG.base_MAC_RXBD
                                         = dflt_addr_RG;
= dflt_addr_Rx_BF;
= dflt_addr_Tx_BF;
= dflt_addr_Rx_BD;
      MAC_RG.base_MAC_TxBD
                                         = dflt_addr_Tx_BD;
MAC_RG.MAC_CTRL.all = dflt_MAC_CTRL;

//BIT_TX_RST | BIT_RX_RST | BIT_READ_CLR_STAT | BIT_BIG_ENDIAN

//BIT_PRO_EN | BIT_BCA_EN | BIT_MCA_EN | BIT_CTRL_FRAME_EN | BIT_LONG_FRAME_EN | BIT_SHORT_FRAME_EN |
BIT_ERR_FRAME_EN
//BIT_HALFD_EN | BIT_BCKOF_DIS | BIT_LB_EN
      MAC_RG.PACKETLEN.MIN_FRAME
                                             = df]t_MinFrame;
     MAC_RG.PACKETLEN.MAX_FRAME
MAC_RG.COLLCONF.all
                                             = dflt_MaxFrame
                                              = dflt_CollConfig;
                                               = dflt_IPGTx;
      MAC_RG.IPGT
     MAC_RG.MAC_ADDR[0]
MAC_RG.MAC_ADDR[1]
MAC_RG.MAC_ADDR[2]
                                   = dflt_MAC_ADDR_H;
                                   = dflt_MAC_ADDR_M;
= dflt_MAC_ADDR_T;
     MAC_RG.INT_MASK.all = dflt_INT_MASK;

MAC_RG.HASH[0] = 0x0000;

MAC_RG.HASH[1] = 0x0000;
      MAC_RG.HASH[2]
MAC_RG.HASH[3]
                                   = 0x0000
                                   = 0x8000;
MAC_RG.PHY_CTRL.all = dflt_PHY_CTRL;
//BIT_PHY_RST | BIT_PHY_EXT_EN | BIT_PHY_ERLY_DV | BIT_PHY_HALFD | BIT_PHY_DLB | BIT_PHY_LB
MAC_RG.RXBF_HEAD = dflt_addr_Rx_BF + sizeof_RxBF -1;
MAC_RG.RXBF_TAIL = dflt_addr_Rx_BF;
}
int chk_Send_OK(unsigned int *Dscr_Num)
      if(!TX_Descriptors[*Dscr_Num].TX_ctrl.bit.RDY)
            stat_TX_PKG.num
stat_TX_PKG.stat
                                         = *Dscr_Num;
                                         - TX_Descriptors[*Dscr_Num].TX_ctrl.all;
+=(TX_Descriptors[*Dscr_Num].len);
            free size TX
            if(free_size_TX > BUFF_SIZE)
    free_size_TX = BUFF_SIZE;
            return 0;
      élse
            return -1;
}
int chk_Receive_Ready(unsigned int *Dscr_Num)
      if(!RX_Descriptors[*Dscr_Num].RX_ctrl.bit.EMPTY)
                                         = *Dscr_Num;
            stat RX PKG.num
            stat_RX_PKG.stat return 0;
                                         = RX_Descriptors[*Dscr_Num].RX_ctrl.all;
            return
      élse
            return -1;
}
```

```
int Send_ETH_Pack(unsigned int *Dscr_Num, t_ETH_Pack *PKG, unsigned int PARAM)
    int i;
    if(PKG->len > free_size_TX)
    return -1;
if(TX_Descriptors[*Dscr_Num].TX_ctrl.bit.RDY)
        return -2:
    TX_Descriptors[*Dscr_Num].data = ptr_TX_BUFF;
TX_Descriptors[*Dscr_Num].len = PKG->len +14;
    dst = ptr_TX_BUFF;
    src = (void*) PKG->DA;
    for(i = 3; i >0; i--)
         *dst++ = *src++
        dst = (void*) (MAC_TX_BUFF_BASE_ADDR | (((unsigned int) dst) & BUFF_SIZE-1));
    }
    src = (void*) PKG->SA;
for(i = 3; i >0; i--)
        *dst++ = *src++;
dst = (void*) (MAC_TX_BUFF_BASE_ADDR | (((unsigned int) dst) & BUFF_SIZE-1));
    }
    *dst++ = PKG->len;
    dst = (void*) (MAC_TX_BUFF_BASE_ADDR | (((unsigned int) dst) & BUFF_SIZE-1));
    src = (void*) PKG->data;
for(i = (PKG->len/2)+1; i >0; i--)
        *dst++ = *src++;
        dst = (void*) (MAC_TX_BUFF_BASE_ADDR | (((unsigned int) dst) & BUFF_SIZE-1));
    ptr_TX_BUFF = dst;
    TX_Descriptors[(*Dscr_Num)++].TX_ctrl.all = PARAM;
    if(PARAM & BIT_TX_DSCR_WRAP)
         *Dscr_Num = 0;
    else
    *Dscr_Num &= ((DSCR_CNT*DSCR_SIZE)-1);
free_size_TX    -= PKG->len;
    return 0;
}
unsigned int len;
    len = RX_Descriptors[*Dscr_Num].len;
    if(len < 16 )
    return -1;</pre>
    src = (void*) RX_Descriptors[*Dscr_Num].data;
dst = (void*) PKG->DA;
    for(i = 3; i >0; i--)
        *dst++ = *src++;
        src = (void*) (MAC_RX_BUFF_BASE_ADDR | (((unsigned int) src) & BUFF_SIZE-1));
    dst = (void*) PKG->SA;
for(i = 3; i >0; i--)
        *dst++ = *src++
        src = (void*) (MAC_RX_BUFF_BASE_ADDR | (((unsigned int) src) & BUFF_SIZE-1));
    PKG->len = *src++
    src = (void*) (MAC_RX_BUFF_BASE_ADDR | (((unsigned int) src) & BUFF_SIZE-1));
    dst = (void*) PKG->data;
    for(i = ((PKG->len / 2)+(PKG->len \& 0x1)); i >0; i--)
        *dst++ = *src++
        src = (void*) (MAC_RX_BUFF_BASE_ADDR | (((unsigned int) src) & BUFF_SIZE-1));
    }
    MAC_RG.RXBF_HEAD = (unsigned int) src -1;
```

BUFF.c (TMS320C456)

MAC.h

```
Project: Ethernet MAC
  Author:
              Stanislav V. Afanas'ev
   Company: Milandr
   File:
              MAC.h
  Version: 1.2
Date: 22.11.07
  Date:
   Description:
//===== MAC address space =======
#ifndef
                 MAC
#define
                 MAC
              "MAC_types.h"
#include
                                                                   // 32 descriptors
// 32 descriptors
// 4096 kb WORD accessed
// 8-byte length descriptors WORD accessed
// 32 2byte registers
#define
              DSCR_CNT
              DSCR_SIZE
BUFF_SIZE
BUFF_DSCR_SIZE
                                            8
#define
                                             (4096/2)
#define #define
                                             (DSCR_CNT*8/2)
#define
              RG_SET_SIZE
                                                                       MC/MP Memory space size MC/MP Memory space size
#define
                                            0xE000
#define
              MAC_SPC_SIZE
                                            0x2000
                                                                                    // RX buffer is placed on top of MC/MP memory space
#define
                                            (MAC_SPC_BASE + (0*BUFF_SIZE))
              MAC_RX_BUFF_BASE_ADDR
                                                                                    placed on top of MC/MP memory space
// TX buffer is
placed on top of MC/MP memory space
before RX buffer
IZE) // RX buffer
decriptors is placed just before TX
buffer
#define
              MAC_TX_BUFF_BASE_ADDR
                                            (MAC_SPC_BASE + (2*BUFF_SIZE))
#define
              MAC_RX_BD_ADDR
                                             (MAC_RX_BUFF_BASE_ADDR + BUFF_SIZE)
                                                                                    buffer
                                                                                    IZE) // TX buffer decriptors is placed just before RX
#define
              MAC TX BD ADDR
                                            (MAC_TX_BUFF_BASE_ADDR + BUFF_SIZE)
                                                                                    buffer decriptors
#define
                                            MAC_RG_BASE_ADDR
BIT POSITION -
#define
              bit_RXF
                                                 Индикатор успешного приёма пакета
                                                 Индикатор наличия ошибок при приёме пакета
Индикатор приёма пакета управления
Индикатор переполнения буфера ПРМ при приёма пакета
#define
              bit_RXE
                                       14
              bit_RXC
                                       13
12
#define
              bit_RXBF_FULL
bit_RXD_nREADY
#define
                                       11
10
#define
                                                  (зарезервировано)
#define
              bit_RXL
                                                 Индикатор приёма пакета длиной более MaxFrame
#define
              bit_RXS
                                                 Индикатор приёма пакета длиной менее MinFrame
#define
              bit_MISSED_PKG
                                       8
                                                  (зарезервировано)
#define
                                       7
              bit_TXF
                                                 Индикатор успешной передачи пакета
```

```
#define
                                                       Индикатор наличия ошибок при передаче пакета
                bit_TXE
#define
                bit TXC
                                                       Индикатор передачи пакета управления
#define
                bit_TXBF_EMPTY
                                                      (зарезервировано)
#define
                bit_TXBF_EXHAUST
                                                      (зарезервировано)
#define
                bit_TX_BUSY
                                            0
                                                       Индикатор принятия и обслуживания пакета Pause
                BIT MASK -----
BIT_RXF
#define
                                            (1<<bit_RXF)
#define
                                            (1<<bit_RXE)
                BIT_RXE
#define
                BIT_RXL
                                            (1<<bit_RXL)
#define
                BIT_RXS
                                             (1<<bit_RXS)
                BIT_RXC
BIT_RXBF_FULL
BIT_RXD_nREADY
                                            (1<<bit_RXC)
(1<<bit_RXBF_FULL)
#define
#define
                                            (1<<br/>bit_RXD_nREADY)
#define
                BIT_TXF
BIT_TXE
                                            (1<<bit_TXF)
(1<<bit_TXE)
#define
#define
#define
                BIT_TXC
                                             (1<<bit_TXC)
#define
                BIT_TXBF_EMPTY
BIT_TXBF_EXHAUST
                                            (1<<bit_TXBF_EMPTY)
(1<<bit_TXBF_EXHAUST)
#define
                BIT_TX_BUSY
                                            (1<<bit_TX_BUSY)
//======== MAC_CNTRL ===============
//----- BIT POSITION -----
                                                            Сброс ПРД МАС-уровня (активный уровень "1") Сброс ПРМ МАС-уровня (активный уровень "1") Переключение ПРД в режим сканирования дескрипторов, когда переход к следующему осуществляется вне зависимости от готовности (активный уровень "1") Разрешения обработки Pause Frame (активный уровень "1")
#define
                bit_TX_RST
                                            15
#define
                bit RX RST
                bit_TX_DSCR_SCAN_EN 12
#define
#define
                bit_PAUSE_EN
                                                            Включение приёма всех пакетов независимо от их MAC-адреса (активный уровень "1" )
#define
                bit_PRO_EN
                                            10
                                                            Включение приёма всех широковещательных пакетов (активный уровень "1")
#define
                bit_BCA_EN
                                            9
                                                            уровень т

Включение приёма всех пакетов соответствующих НАSH-у

(активный уровень "1" )
#define
                bit_MCA_EN
                                            8
                                                            Разрешение приёма управляющих пакетов (активный уровень "1")
#define
                bit_CTRL_FRAME_EN
                                            7
                                                            Разрешение приёма пакетов длиной более MaxFrame (активный уровень "1" ) Разрешение приёма пакетов длиной менее MinFrame (активный уровень "1" )
#define
                bit LONG FRAME EN
                                            6
#define
                bit SHORT FRAME EN
                                            5
                                                             Разрешение приёма пакетов с ошибками (активный уровень "1"
#define
                bit_ERR_FRAME_EN
                                                            Отключение интервала ожидания перед повторением отправки пакета в случае коллизии (активный уровень "1" ) Переключение в режим полудуплексных приёма-передачи (активный уровень "1" )
#define
                bit_BCKOF_DIS
                                            3
#define
                                            2
                bit_HALFD_EN
#define
                bit_BIG_ENDIAN
                                                            Переключение в режим BIG ENDIAN формата данных (активный
                                                            включение тестового замыкания ПРД на ПРМ м/у уровнями МАС и РНҮ (активный уровень "1" )
#define
                bit_LB_EN
                BIT MASK -----
#define
                BIT_TX_RST
                                            (1<<bit_TX_RST)
                BIT_RX_RST (1<<br/>bit_RX_RST)<br/>BIT_TX_DSCR_SCAN_EN (1<<br/>bit_TX_DSCR_SCAN_EN)
#define
#define
#define
                BIT_PAUSE_EN
                                            (1<<bit_PAUSE_EN)
                BIT_PRO_EN
#define
                                            (1<<bit_PRO_EN)
                BIT_BCA_EN
BIT_MCA_EN
BIT_CTRL_FRAME_EN
BIT_LONG_FRAME_EN
                                            (1<<bit_BCA_EN)
(1<<bit_MCA_EN)
#define
#define
                                            (1<<br/>bit_CTRL_FRAME_EN)
#define
                                            (1<<br/>bit_LONG_FRAME_EN)
(1<<br/>bit_SHORT_FRAME_EN)
#define
#define
                BIT_SHORT_FRAME_EN
#define
                BIT_ERR_FRAME_EN
                                            (1<<bit_ERR_FRAME_EN)
                                            (1<<bit_HALFD_EN)
(1<<bit_BCKOF_DIS)
(1<<bit_BIG_ENDIAN)
#define
                BIT_HALFD_EN
                BIT_BCKOF_DIS
BIT_BIG_ENDIAN
#define
#define
#define
                BIT_LB_EN
                                            (1<<bit_LB_EN)
                === TX_DESCRIPTOR_CTRL =========
                BIT POSITION
#define
                                                       // Индикатор состояния исходящего пакета (1-готов, 0-
отправлен/не заполнен)
                bit_TX_DSCR_RDY
                                            15
                                                       // Индикатор последнего дескриптора в таблице (1-переход к
#define
                                            14
                bit_TX_DSCR_WRAP
                                                           дескриптору #0)
                bit_TX_DSCR_IRQ_EN
#define
                                                       // Разрешение формирования прерываний по передаче (1-вкл., 0-
                                                       // Отключение передачи преамбулы (1-передача преамбулы отключена, 0-стандартный пакет)
// Отключение дополнения пакетов длиной менее MinFrame до минимальной длины PAD-ми (1-дополнение не производится,
#define
                bit_TX_DSCR_PRE_DIS 10
#define
                bit_TX_DSCR_PAD_DIS 9
                                                           дополнения производится)
                                                           Отключение дополнения пакетов полем CRC32
#define
                 bit_TX_DSCR_CRC_DIS 8
#define
                bit_TX_DSCR_RL
                                                       // Индикатор исчерпания разрешённого кол-ва повторения в
                                                           случае неуспешной отправки исходящего пакета
                                                          Индикатор наличия Late Collision
Underrun
#define
#define
                bit_TX_DSCR_LC
bit_TX_DSCR_UR
                                            ī
#define
                bit_TX_DSCR_CS
                                                          Индикатор потери несущей во время передачи пакета
```

```
----- BIT MASK -----
                           BIT_TX_DSCR_RDY (1<br/>
BIT_TX_DSCR_WRAP (1<br/>
BIT_TX_DSCR_WRAP)
BIT_TX_DSCR_IRQ_EN (1<br/>
BIT_TX_DSCR_IRQ_EN)
BIT_TX_DSCR_PRE_DIS (1<br/>
C1<br/>
C1<br/>
C2<br/>
C3<br/>
C3<br/>
C4<br/>
C4<br/>
C5<br/>
C5<br/>
C5<br/>
C6<br/>
C7<br/>
C7<br/>
C7<br/>
C8<br/>
C7<br/>
C8<br/>
C9<br/>
C1<br/>
C4<br/>
C5<br/>
C6<br/>
C7<br/>
C7<br/>
C7<br/>
C8<br/>
C8<br/>
C9<br/>

#define
#define
#define
#define
                                                                           (1<<bit_TX_DSCR_PAD_DIS)
(1<<bit_TX_DSCR_CRC_DIS)
#define
                            BIT_TX_DSCR_PAD_DIS
                           BIT_TX_DSCR_FAD_DIS
BIT_TX_DSCR_RL
BIT_TX_DSCR_UR
BIT_TX_DSCR_LC
#define
#define
                                                                            (1<<bit_TX_DSCR_RL)
(1<<bit_TX_DSCR_UR)
(1<<bit_TX_DSCR_LC)
#define
#define
                 #define
                                                                                             (1<<bit_TX_DSCR_CS)
                                              BIT_TX_DSCR_CS
#define
                            MSK_TX_DSCR_RTRY
                                                                            0x00F0
                                                                                                        // Retry count
#define
                            bit_RX_DSCR_RDY
                                                                                              // Индикатор состояния исходящего пакета (1-готов к приёму
                                                                                                     пакета, 0-пакет принят/не готов)
                                                                                               // Индикатор последнего дескриптора в таблице (1-переход к
#define
                            bit_RX_DSCR_WRAP
                                                                            14
                                                                                                     дескриптору #0)
#define
                                                                                               // Разрешение формирования прерываний по передаче (1-вкл., 0-
                            bit RX DSCR IRO EN
                                                                           13
                                                                                                     выкл.)
                                                                                               выкл.,
// (зарезервировано)
// Индикатор приёма группового пакета с МАС-адресом соответствующего НАЅН-таблице
#define
                            bit_RX_DSCR_nRDY
                                                                            11
                            bit_RX_DSCR_MCA
                                                                            10
#define
#define
                            bit_RX_DSCR_BCA
                                                                                                // Индикатор приёма широковещательного пакета
#define
                            bit_RX_DSCR_UCA
                                                                            8
                                                                                               // Индикатор приёма индивидуального пакета с полным
                                                                                               совпадением МАС-адреса
// Индикатор приёма пакета управления
// Индикатор приёма пакета длиной более MaxFrame
// Индикатор приёма пакета длиной менее MinFrame
// Индикатор наличия ошибок при приёме пакета (сводный бит по
                            bit_RX_DSCR_CF
bit_RX_DSCR_LF
bit_RX_DSCR_SF
#define
#define
                                                                            6
#define
#define
                            bit_RX_DSCR_EF
                                                                                                     ошибкам см. ниже)
                                                                                               // Индикатор наличия ошибки CRC при приёме пакета
// Индикатор наличия ошибки в данных при приёме пакета
// Индикатор наличия Late Collision
// Индикатор переполнения буфера ПРМ при приёме пакета
                            bit_RX_DSCR_CRC_ERR 3
bit_RX_DSCR_SMB_ERR 2
bit_RX_DSCR_LC 1
#define
#define #define
#define
                            bit_RX_DSCR_OR
                            BIT MASK ---
                                                                            (1<<bit_RX_DSCR_RDY)
(1<<bit_RX_DSCR_WRAP)
(1<<bit_RX_DSCR_IRQ_EN)
(1<<bit_RX_DSCR_IRQ_EN)
(1<<bit_RX_DSCR_IRDY)
#define
                            BIT_RX_DSCR_RDY
#define
                            BIT_RX_DSCR_WRAP
                            BIT_RX_DSCR_IRQ_EN
BIT_RX_DSCR_nRDY
#define
#define
#define
                            BIT_RX_DSCR_SMB_ERR
                                                                            (1<<bit_RX_DSCR_SMB_ERR)
#define
                            BIT_RX_DSCR_CRC_ERR
                                                                            (1<<bit_RX_DSCR_CRC_ERR)
                                                                            (1<<br/>bit_RX_DSCR_LC)
(1<<br/>bit_RX_DSCR_OR)
(1<<br/>bit_RX_DSCR_MCA)
(1<<br/>bit_RX_DSCR_BCA)
(1<<br/>bit_RX_DSCR_UCA)
#define
                            BIT_RX_DSCR_LC
#define
                            BIT_RX_DSCR_OR
                            BIT_RX_DSCR_MCA
BIT_RX_DSCR_BCA
BIT_RX_DSCR_UCA
#define
#define
#define
                            BIT_RX_DSCR_CF
BIT_RX_DSCR_LF
                                                                             (1<<bit_RX_DSCR_CF)
#define
#define
                                                                             (1<<bit_RX_DSCR_LF)
#define
                            BIT_RX_DSCR_SF
                                                                             (1<<bit_RX_DSCR_SF)
#define
                            BIT_RX_DSCR_EF
                                                                             (1<<bit_RX_DSCR_EF)
#define
                           bit_DSCR_RDY
                                                                           bit_TX_DSCR_RDY
#define
                            BIT_DSCR_RDY
                                                                            (1<<bit_TX_DSCR_RDY)
#define
                                                                           15
                                                                                              // Сброс встроенного контроллера РНҮ-уровня (активный уровень
                            bit_PHY_RST
                                                                                               // Переключение на работу с внешним контроллером РНҮ-уровня (активный уровень "1" )
#define
                            bit PHY EXT EN
                                                                            14
                                                                                               // Разрешение работы ПРД встроенного контроллера РНҮ-уровня (активный уровень "1" )
#define
                            bit_PHY_TXEN
                                                                            13
                                                                                             (активный уровень "1")

// Разрешение работы ПРЬ встроенного контроллера РНҮ-уровня (активный уровень "1")

// Переключение на работу с коаксиальным кабелем в режиме полудуплексных приёма-передачи (1-подлючение по коаксиальному кабелю, 0-подключение по витой паре)

// Порядок передачи битов в полубайте (1-прямой, 0-инверсный)

// Включение формирования сигнала RXDV одновременно с сигналом CRS (активный уровень "1")

// Включение режима полудуплексных приёма-передачи (активный уровень "1")

// Включение тестового замыкания ПРД на ПРМ на входе контроллера РНҮ-уровня (активный уровень "1")

// Включение тестового замыкания ПРД на ПРМ на выходе контроллера РНҮ-уровня до аналоговой части ПРМ/ПРД (активный уровень "1")
#define
                            bit_PHY_RXEN
                                                                            12
                            bit_PHY_BASE_2
#define
                                                                            5
#define
                            bit_PHY_DIR
#define
                            bit_PHY_EARLY_DV
                                                                            3
#define
                                                                            2
                            bit PHY HALFD
#define
                            bit_PHY_DLB
                                                                            1
#define
                                                                            0
                            bit_PHY_LB
//---- BIT MASK -----
#define
                           BIT_PHY_RST
                                                                            (1<<bit_PHY_RST)
                                                                            (1<<bit_PHY_EXT_EN)
#define
                            BIT_PHY_EXT_EN
```

```
(1<<bit_PHY_TXEN)
(1<<bit_PHY_RXEN)
(1<<bit_PHY_DIR)
(1<<bit_PHY_BASE_
#define
               BIT_PHY_TXEN
BIT_PHY_RXEN
BIT_PHY_DIR
#define
#define
               BIT_PHY_BASE_2
#define
#define
               BIT_PHY_ERLY_DV
                                         (1<<bit_PHY_EARLY_DV)
                                         (1<<bit_PHY_HALFD)
(1<<bit_PHY_DLB)
#define
               BIT_PHY_HALFD
#define
               BIT_PHY_DLB
                                         (1<<bit_PHY_LB)
#define
               BIT PHY LB
#define
               MSK_PHY_LINK_PERIOD (0x0FC0)
               === PHY_STAT ==================
               BIT POSITION -----
,
#define
                                                   // Индикатор встроенного контроллера РНҮ-уровня о передаче ЈАМ
               bit_PHY_INT_JAM
                                        13
                                                   последовательности в случае коллизии
// Индикатор встроенного контроллера РНҮ-уровня о превышении
#define
                                         12
               bit_PHY_INT_JAB
                                                      времени передачи максимально разрешённой
                                                   // Индикатор встроенного контроллера РНҮ-уровня о смене
#define
               bit_PHY_INT_POL
                                         11
                                                      полярности сигналов в линии ПРМ
                                                   // Индикатор встроенного контроллера РНҮ-уровня о наличии
#define
               bit_PHY_INT_LINK
                                         10
                                                      подключения в линии
#define
                                         9
                                                   // Индикатор встроенного контроллера РНҮ-уровня о наличии
               bit_PHY_INT_COL
                                                       коллизии в линии
#define
               bit_PHY_INT_CRS
                                         8
                                                   // Индикатор встроенного контроллера РНҮ-уровня о наличии
                                                      несущей в линии
#define
               bit_PHY_EXT_LINK
                                         5
                                                   // Индикатор от внешнего контроллера РНҮ-уровня о наличии
                                                      подключения в линии
#define
               bit_PHY_EXT_COL
                                         1
                                                   // Индикатор от внешнего контроллера РНҮ-уровня о наличии
                                                      коллизии в линии
#define
               bit PHY EXT CRS
                                         0
                                                   // Индикатор от внешнего контроллера РНҮ-уровня о наличии
                                                      несущей в линии
               BIT MASK --
                                         (1<<bit_PHY_INT_JAM)
(1<<bit_PHY_INT_JAB)
(1<<bit_PHY_INT_POL)
(1<<bit_PHY_INT_LINK)
(1<<bit_PHY_INT_COL)
#define
               BIT_PHY_INT_JAM
               BIT_PHY_INT_JAB
BIT_PHY_INT_POL
BIT_PHY_INT_LINK
BIT_PHY_INT_COL
#define
#define
#define
#define
#define
               BIT_PHY_INT_CRS
                                         (1<<bit_PHY_INT_CRS)
#define
               BIT_PHY_EXT_LINK
                                         (1 << bit_PHY_EXT_LINK)
#define
                                         (1<<bit_PHY_EXT_COL)
               BIT PHY EXT COL
                                         (1<<bit_PHY_EXT_CRS)
#define
               BIT_PHY_EXT_CRS
PPI_CTRL
              BIT POSITION -----
                                                // Общий сброс всего контроллера (активный уровень "1")
// Очистка статистики по чтению (активный уровень "1")
// Сброс встроенного контроллера последовательного порта
(активный уровень "1")
#define
               bit_GLBL_RST
bit_READ_CLR_STAT
                                        15
                                         14
#define
                                         13
#define
               bit SPI RST
#define
                                                   // (зарезервировано)
               bit_RG_inMEM
               BIT MASK -----
#define
               BIT_GLBL_RST
                                         (1 << bit_GLBL_RST)
                                         (1<<bit_READ_CLR_STAT)
(1<<bit_SPI_RST)
               BIT_READ_CLR_STAT
BIT_SPI_RST
#define
#define
                                         (1<<bit_RG_inMEM)
#define
               BIT RG inMEM
// SPI CTRL
               BIT POSITION ----
#define
               bit_SPI_RX_EDGE
                                        10
                                                  // Активный фронт ПРМ контроллера последовательного порта (1-
                                                      положительный, 0-отрицательный)
                                                   // Активный фронт ПРД контроллера последовательного порта (1-
положительный,0-отрицательный)
// Порядок передачи бит (1-MSB,0-LSB)
#define
                                         9
               bit SPI TX EDGE
#define
               bit_SPI_DIR
                                                   // Активный уровень сигнала кадровой синхронизации последовательного порта (1-положительный,0-отрицательный)
               bit_SPI_FRAME_POL
#define
                                                   // Полярность тактового сигнала последовательного порта инверсная, 0-прямая)
// фаза тактового сигнала последовательного порта (1-инверсная, 0-прямая)
#define
                                         6
               bit_SPI_CLK_POL
#define
               bit_SPI_CLK_PHASE
                                         5
                                                   // (зарезервировано)
#define
               bit_SPI_MASTER
               BIT MASK
#define
               BIT_SPI_RX_EDGE
                                         (1<<bit_SPI_RX_EDGE)
               BIT_SPI_TX_EDGE
BIT_SPI_DIR
                                         (1<<bit_SPI_TX_EDGE)
(1<<bit_SPI_DIR)
#define
#define
               BIT_SPI_FPOL
BIT_SPI_CPOL
                                         (1<<br/>bit_SPI_FRAME_POL)
(1<<br/>bit_SPI_CLK_POL)
(1<<br/>bit_SPI_CLK_PHASE)
#define
#define
#define
               BIT_SPI_CPHASE
#define
               BIT_SPI_MASTER
                                          1<<br/>bit_SPI_MASTER)
#define
               MSK SPI DIV
                                         (0x0007)
              ==== DEFAULT VALUES =====
                                               ______
#define
               sizeof_RxBF
sizeof_TxBF
                                         2048
#define
                                         2048
               sizeof_RxBD
sizeof_TxBD
                                         32*4
#define
                                         32*4
#define
                                                                   // 32 regs 2 bytes each
#define
               sizeof_RG
                                         32
#define
                                                                    / = log2(size_BD)
/ = log2(size_BD)
               depth RxBF
                                         11
#define
               depth_TxBF
#define
                                                                         log2(size_BD)
               depth_RxBD
```

```
#define
               depth_TxBD
                                                                    // = log2(size_BD)
// = log2(size_BD)
#define
               depth RG
                                                                   // 0x07FF
// 0x07FF
// 0x007F
// 0x007F
// 0x001F
                                          (sizeof_RxBF -1)
(sizeof_TxBF -1)
               mask_RxBF
#define
               mask_TxBF
#define
                                          (sizeof_RxBD -1)
(sizeof_TxBD -1)
(sizeof_RG -1)
#define
               mask_RxBD
#define
               mask_TxBD
#define
               mask RG
#define
               dflt_SPI_DIV
                                          (0x2 & MSK_SPI_DIV)
                                          (BIT_SPI_FPOL | BIT_SPI_DIR | dflt_SPI_DIV | BIT_SPI_TX_EDGE)
(BIT_READ_CLR_STAT | BIT_RG_inMEM)
#define
               dflt_SPI_CTRL
#define
               dflt_PPI_CTRL
                                          (dflt_PPI_CTRL | dflt_SPI_CTRL)
(MAC_SPC_BASE + MAC_SPC_SIZE -2*sizeof_RG)
(MAC_SPC_BASE + 0*sizeof_RXBF)
#define
               df]t_GCTRL
#define
               dflt_addr_RG
               dflt_addr_Rx_BF
#define
               dflt_addr_Tx_BF
dflt_addr_Rx_BD
                                          (MAC_SPC_BASE + 2*sizeof_TxBF)
(dflt_addr_Rx_BF + sizeof_RxBF)
(dflt_addr_Tx_BF + sizeof_TxBF)
#define
#define
#define
               dflt_addr_Tx_BD
                                  (BIT_TX_RST | BIT_RX_RST | BIT_CTRL_FRAME_EN | BIT_SHORT_FRAME_EN) | BIT_READ_CLR_STAT | BIT_BIG_ENDIAN
#define
               dflt_MAC_CTRL
//BIT_TX_RST | BIT_RX_RST | BIT_READ_CLR_STAT | BIT_BIG_ENDIAN
//BIT_PRO_EN | BIT_BCA_EN | BIT_MCA_EN | BIT_CTRL_FRAME_EN | BIT_LONG_FRAME_EN | BIT_SHORT_FRAME_EN |
BIT_ERR_FRAME_EN
//BIT_HALFD_EN | BIT_BCKOF_DIS | BIT_LB_EN
                                                         // 64 bytes
// 1500 bytes
               dflt_MinFrame
#define
                                          0x0040
               dflt MaxFrame
                                          0x0600
#define
               dflt_MAC_ADDR_H
#define
                                          0x0123
                                                         // MAC: 01_23_45_67_89_AB
               dflt_MAC_ADDR_M
dflt_MAC_ADDR_T
#define
                                          0x4567
#define
                                          0x89ab
               dflt_CollConfig
dflt_IPGTx
#define
                                          0x0F40
#define
                                          0x0060
#define
                dflt_INT_MASK
                                          0x0000
                                                         // All interrupts disabled
#define
                dflt_HASH0
                                          0x0000
                                                         // HAH is empty
               dflt_HASH1
#define
                                          0x0000
               df1t_HASH2
#define
                                          0x0000
               dflt HASH3
                                          0x8000
#define
#define
               df]t_PHY_LINK_PERIOD
                                               (0x0B << 6)
#define
               dflt_PHY_CTRL
                                               (BIT_PHY_RST | BIT_PHY_TXEN | BIT_PHY_RXEN | BIT_PHY_DIR |
dflt_PHY_LINK_PERIOD)
//BIT_PHY_RST | BIT_PHY_EXT_EN | BIT_PHY_ERLY_DV | BIT_PHY_HALFD | BIT_PHY_DLB | BIT_PHY_LB
                   //SPI SubCMD bits
#define bit_BigEndian
                                          0
#define bit_inMEM
#define bit_size0
                                          1
                                          3
#define bit size1
#define BIG_ENDN
                                          (1<<bit_BigEndian)
#define MEM_WRITE
                                          (1 < bit_inMEM)
                                          0x00
#define SIZE8
#define SIZE16
#define SIZE24
                                         0x04
0x08
#define SIZE32
                                          0x0C
#define SPI_SOP
                                          0xdb
#define SPI_dSOP
#define SPI_DSOP
#define SPI_FILL
                                          0xdd
                                          חמא 0
                                          0x00
//#define
               SPI_FILL
                                               SPI_SOP
#define cmd_RESET
                                          0x0F
#define cmd_SelectSPI
#define cmd_SelectPPI
                                          0x01
                                          0x02
#define cmd_write
                                          0x03
#define cmd_Read
                                          0x04
#define SPI_CMD_RESET
                                          (cmd_RESET
                                          (cmd_SelectSPI <<4)
(cmd_SelectPPI <<4)
(cmd_Write <<4)
#define SPI_CMD_SelectSPI
#define SPI_CMD_SelectPPI
#define SPI_CMD_WRITE
                                          (cmd_Read
#define SPI_CMD_READ
                                                              <<4)
// SPI Errors
#define err_NoErr
                                          0x00
#define err_ErrCMD
#define err_DblSOPinData
#define err_SnglSOPinData
                                          0x01
                                          0x02
                                          0x03
#define err_TransferAbort
                                          0x04
```

```
FUNCTION DECLARATIONS ==
void
           MAC_reset(void);
void
           MAC_MEM_clear(void);
void
           MAC_MEM_test(void)
           MAC_MEM_CELL_test(unsigned int *addr, unsigned int value); MAC_init(void);
void
void
           Send_ETH_Pack(unsigned int *Dscr_Num, t_ETH_Pack *PKG, unsigned int PARAM);
Receive_ETH_Pack (unsigned int *Dscr_Num, t_ETH_Pack *PKG, unsigned int PARAM);
chk_Send_OK (unsigned int *Dscr_Num);
int
int
int
           chk_Receive_Ready (unsigned int *Dscr_Num);
int
#endif // __MAC__
```

MAC types.h

```
Project: Ethernet MAC
   Author:
              Stanislav V. Afanas'ev
   Company: Milandr
   File: MAC_types.h
Version: 1.2
              22.11.07
   Date:
   Description:
#ifndef
                _MAC_TYPES_
               ___MAC_TYPES_
#define
#ifdef
                _TMS320C50_
                BIT_ORDER_REVERSE__
#define
              //__TMS320C50_
#endif
typedef struct PACK_state
              unsigned int unsigned int
                                  num:
                                                        Номер дескриптора
                                  stať;
                                                     // Слово-состояние дескриптора
} t_PACK_state;
typedef struct TX_BD_ctrl
#ifdef
            BIT_ORDER_REVERSE_
    volatile unsigned
                                                         Индикатор потери несущей во время передачи пакета
    volatile unsigned
                             UR
                                              1;
                                                         Индикатор наличия Late Collision
    volatile unsigned
                             LC
                                              1;
1:
                                                         Underrun
    volatile unsigned
                             RL
                                                         Индикатор исчерпания разрешённого кол-ва повторения в
                                                         случае неуспешной отправки исходящего пакета
Счетчик кол-ва попыток передачи исходящего пакета
    volatile unsigned
                             RTRY
               unsigned
                             CRC_DIS
                                                         Отключение дополнения пакетов полем CRC32
               unsigned
                                                         Отключение дополнения пакетов длиной менее MinFrame до
                             PAD_DIS
                                                         минимальной длины PAD-ми (1-дополнение не производится,
                                                         дополнения производится)
                                                         Отключение передачи преамбулы (1-передача преамбулы отключена, 0-стандартный пакет)
               unsigned
                             PRE DIS
                                            : 1;
                                                         (зарезервировано)
                unsigned
                             reserved
                unsigned
                             IRQ_EN
                                                         Разрешение формирования прерываний по передаче (1-вкл.,
               unsigned
                             WRAP
                                            : 1;
                                                         индикатор последнего дескриптора в таблице (1-переход к
                                                         дескриптору #0)
Индикатор состояния исходящего пакета (1-готов, 0-
отправлен/не заполнен)
    volatile unsigned
                             RDY
                                            : 1:
    e //__BIT_ORDER_volatile unsigned
             _BIT_ORDER_REVERSE_
                                                     // Индикатор состояния исходящего пакета (1-готов, 0-
отправлен/не заполнен)
                             RDY
                                            : 1:
               unsigned
                             WRAP
                                            : 1;
                                                         Индикатор последнего дескриптора в таблице (1-переход к
                                                         дескриптору #0)
Разрешение формирования прерываний по передаче (1-вкл.,
               unsigned
                             IRO EN
                                            : 1;
                                                         0-выкл.)
                unsigned
                             reserved
                                                         (зарезервировано)
                                             2;
1;
                             PRE_DIS
                                                         Отключение передачи преамбулы (1-передача преамбулы
                unsigned
                                                         отключена, 0-стандартный пакет)
                                                         Отключение дополнения пакетов длиной менее MinFrame до минимальной длины PAD-ми (1-дополнение не производится, дополнения производится) Отключение дополнения пакетов полем CRC32
               unsigned
                             PAD_DIS
                                            : 1:
                             CRC_DIS
               unsigned
    volatile unsigned
                                              4;
                                                         Счетчик кол-ва попыток передачи исходящего пакета
                             RTRY
    volatile unsigned
                                              1:
                                                         Индикатор исчерпания разрешённого кол-ва повторения в
                                                         случае неуспешной отправки исходящего пакета
    volatile unsigned
                             I C
                                                         (зарезервировано)
                                                        Индикатор наличия Late Collision
Индикатор потери несущей во время передачи пакета
    volatile unsigned volatile unsigned
                                             1;
1:
                             UR
                             CS
#endif
             _BIT_ORDER_REVERSE_
  t_TX_BD_ctrl;
```

```
typedef struct RX_BD_ctrl
          _BIT_ORDER_REVERSE_
                                           1;
1;
1;
    volatile unsigned
                                                      индикатор переполнения буфера ПРМ при приёме пакета
                            OR
                                                      Индикатор наличия Late Collision
    volatile unsigned
                            10
                                                      Индикатор наличия ошибки в данных при приёме пакета
    volatile unsigned
                            SMR FRR
    volatile unsigned
volatile unsigned
                                                      Индикатор наличия ошибки CRC при приёме пакета
Индикатор наличия ошибок при приёме пакета (сводный бит
                            CRC_ERR
                                            1;
                                            \bar{1};
                            EF
                                                       по ошибкам см. ниже)
                                                      Индикатор приёма пакета длиной менее MinFrame
Индикатор приёма пакета длиной более MaxFrame
    volatile unsigned
                            LF
CF
    volatile unsigned
                                            1;
    volatile unsigned
                                            1;
                                                      Индикатор приёма пакета управления
    volatile unsigned
                           UCA
                                           1:
                                                      Индикатор приёма индивидуального пакета с полным
                                                       совпадением МАС-адреса
                                                      Индикатор приёма широковещательного пакета
    volatile unsigned
                            MCA
                                           1;
                                                   // Индикатор приёма группового пакета с МАС-адресом
                                            1:
    volatile unsigned
                           BCA
                                                       соответствующего HASH-таблице
               unsigned
                            reserved
                                          : 2;
                                                       (зарезервировано)
                                          : 1:
               unsigned
                            IRQ
                                                   // Разрешение формирования прерываний по передаче (1-вкл.,
                                                       0-выкл )
                           WRAP
                                          : 1;
               unsianed
                                                   // Индикатор последнего дескриптора в таблице (1-переход к
                                                       дескриптору #0)
                                                      Индикатор состояния исходящего пакета (1-готов к приёму
    volatile unsigned
                            EMPTY
                                          : 1:
                                                       пакета, О-пакет принят/не готов)
    se //__BIT_ORDER
volatile unsigned
             _BIT_ORDER_REVERSE
                            EMPTY
                                          : 1;
                                                   // Индикатор состояния исходящего пакета (1-готов к приёму пакета, 0-пакет принят/не готов)
                                                      Индикатор последнего дескриптора в таблице (1-переход к
               unsigned
                           WRAP
                                          : 1:
                                                       дескриптору #0)
               unsigned
                                                      Разрешение формирования прерываний по передаче (1-вкл.,
                            IRO
                                          : 1:
               unsigned
                            reserved
                                                       (зарезервировано)
                                                      Индикатор приёма группового пакета с МАС-адресом соответствующего НАЅН-таблице
    volatile unsigned
                            BCA
    volatile unsigned
                                                       Индикатор приёма широковещательного пакета
                            MCΔ
    volatile unsigned
                                                      Индикатор приёма индивидуального пакета с полным
                           UCA
                                                       совпадением МАС-адреса
                                            1;
1;
    volatile unsigned
                                                      Индикатор приёма пакета управления
    volatile unsigned
                            ΙF
                                                      Индикатор приёма пакета длиной более MaxFrame
                                                      Индикатор приёма пакета длиной менее MinFrame
Индикатор наличия ошибок при приёме пакета (сводный бит
                            SF
    volatile unsigned
                                            1;
    volatile unsigned
                                            1;
                                                       по ошибкам см. ниже)
                                                      Индикатор наличия ошибки CRC при приёме пакета
    volatile unsigned
                            CRC ERR
                                                      индикатор наличия ошибки в данных при приёме пакета
индикатор наличия Late Collision
    volatile unsigned
                                            1;
                            SMB_ERR
                                            1;
    volatile unsigned
                           10
volatile unsigned OR
#endif //_BIT_ORDER_REVERSE_
} t_RX_BD_ctrl;
                                                   // Индикатор переполнения буфера ПРМ при приёме пакета
                                           1:
typedef union {
                  TX_ctrl
                                a]1;
              unsigned int
              t_TX_BD_ctrl
                                bit:
} t_TX_ctrl;
typedef union RX_ctrl
              unsigned int
                                all;
               _RX_BD_ctrl
                                bit:
} t_RX_ctrl;
typedef struct TX_Buffer_Descriptor
               TX ctrl
                                 ΓX_ctrl;
                                                          Слово-состояние отправки пакета
              unsigned int
                                len;
                                                           Полная длина пакета (включая поля SA, DA и Length)
                                                            !!! в байтах !!!
                                                        // Старшая часть указателя данных пакета (0х0000)
// Указатель на данные пакета (включая поля SA, DA и
              unsigned int
                                NULL:
             unsigned int
                                 'data:
                                                            Length)
} t_TX_Buffer_Descriptor;
typedef struct RX_Buffer_Descriptor
              t RX ctrl
                                                          ′Слово-состояние приёма пакета
                                RX_ctrl;
              unsigned int
                                len;
                                                        // Полная длина пакета (включая поля SA, DA и Length)
!!! в байтах !!!
              unsigned int
                                NULL;
                                                           Старшая часть указателя данных пакета (0х0000)
              unsigned int
                                *data:
                                                        // Указатель на данные пакета (включая поля SA, DA и
                                                            Length)
} t_RX_Buffer_Descriptor;
typedef struct ETH_Packet
{
              unsigned int
                                *DA;
                                                           Указатель на адрес получателя пакета (DA)
             unsigned int
unsigned int
                                *SA;
                                                           Указатель на адрес отправителя пакета (SA)
                                len?
                                                           Длина пакета
             unsigned int
                                                           Указатель на данные пакета
                                 *data:
} t_ETH_Pack;
```

```
typedef struct bits_MAC_CTRL
#ifdef
              BTT ORDER REVERSE
                                                                        // Включение тестового замыкания ПРД на ПРМ м/у уровнями МАС и РНУ (активный уровень "1" )
                  unsigned
                                    LOOPBACK_EN
                                                            : 1;
                                                                            Переключение в режим BIG ENDIAN формата данных (активный уровень "1" )
                                    BIG_ENDIAN
                  unsianed
                                                             : 1:
                                                                        // Переключение в режим полудуплексных приёма-передачи (активный уровень "1" )
// Отключение интервала ожидания перед повторением
                  unsigned
                                    HALFD_EN
                                                            : 1:
                                                                              ожидания перед повторением отправки пакета в случае коллизии (активный уровень "1" )
                  unsigned
                                    BCKOF DIS
                                                            : 1:
                  unsigned
                                    ERR_FRAME_EN
                                                            : 1;
                                                                        // Разрешение приёма пакетов с ошибками (активный 
уровень "1")
                                                                              уровень
                                                                            Разрешение приёма пакетов длиной менее MinFrame (активный уровень "1")
                  unsianed
                                    SHORT FRAME EN
                                                            : 1:
                                                                            газрешение приема пакетов длиной менее MinFrame (активный уровень "1") Разрешение приёма пакетов длиной более MaxFrame (активный уровень "1") Разрешение приёма управляющих пакетов (активный уровень "1")
                  unsigned
                                    LONG_FRAME_EN
                                                            : 1;
                  unsigned
                                    CTRL_FRAME_EN
                                                            : 1;
                                                                        // Включение приёма всех пакетов соответствующих НАЅН-
у (активный уровень "1" )
// Включение приёма всех широковещательных пакетов
(активный уровень "1" )
                  unsigned
                                    MCA_EN
                                                            : 1:
                                                            : 1;
                  unsianed
                                    BCA EN
                                                                            ВКЛЮчение приёма всех пакетов независимо от их МАС-
адреса (активный уровень "1")
                  unsigned
                                    PRO_EN
                                                            : 1:
                                                                        // Разрешения обработки Pause Frame (активный уровень "1")
                  unsigned
                                    PAUSE_EN
                                                            : 1;
                                                                        // Переключение ПРД в режим сканирования дескрипторов, когда переход к следующему осуществляется вне зависимости от готовности (активный уровень "1" )
// Сброс ПРМ МАС-уровня (активный уровень "1" )
                  unsianed
                                    reserved
                                                            : 2:
                                                                        // Сброс ПРМ МАС-уровня (активный уровень "1")
// Сброс ПРД МАС-уровня (активный уровень "1")
                                                               1;
1;
                  unsigned
                                    RX RST
                  unsigned
                                    TX_RST
#else
                 _BIT_ÖRDER
                                 REVERSE
                                                                            Сброс ПРД МАС-уровня (активный уровень "1") Сброс ПРМ МАС-уровня (активный уровень "1") Переключение ПРД в режим сканирования дескрипторов, когда переход к следующему осуществляется вне зависимости от готовности (активный уровень "1")
                 unsigned
                                                               1;
                                    TX RST
                                                               1;
                  unsigned
                                    RX RST
                  unsigned
                                    reserved
                                                                        // Разрешения обработки Pause Frame (активный уровень "1")
                  unsigned
                                    PAUSE_EN
                                                            : 1;
                                                                        // Включение приёма всех пакетов независимо от их МАС-адреса (активный уровень "1")
// Включение приёма всех широковещательных пакетов (активный уровень "1")
                  unsigned
                                    PRO EN
                                                            : 1:
                  unsigned
                                    BCA_EN
                                                            : 1;
                                                                        // Включение приёма всех пакетов соответствующих НАSH-
у (активный уровень "1" )
                  unsigned
                                                             : 1;
                                    MCA_EN
                                                                            Разрешение приёма управляющих пакетов (активный уровень "1")
                  unsigned
                                    CTRL_FRAME_EN
                                                            : 1:
                                                                            Разрешение приёма пакетов длиной более MaxFrame (активный уровень "1")
Разрешение приёма пакетов длиной менее MinFrame (активный уровень "1")
                  unsianed
                                    LONG FRAME EN
                                                            : 1:
                  unsigned
                                    SHORT_FRAME_EN
                                                            : 1:
                  unsigned
                                    ERR_FRAME_EN
                                                            : 1;
                                                                            Разрешение приёма пакетов с ошибками (активный уповень "1")
                                                                              уровень
                                                                            Отключение интервала ожидания перед повторением
                  unsigned
                                    BCKOF DTS
                                                            : 1:
                                                                              отправки пакета в случае коллизии (активный уровень "1" )
                                                                            Переключение в режим полудуплексных приёма-передачи (активный уровень "1")
                  unsigned
                                    HALFD_EN
                                                            : 1;
                                                                            Переключение в режим ВІБ ENDIAN формата данных (активный уровень "1") Включение тестового замыкания ПРД на ПРМ м/у уровнями МАС и РНУ (активный уровень "1")
                  unsigned
                                    BIG_ENDIAN
                                                            : 1;
                 unsigned
                                                            : 1:
                                    LOOPBACK EN
#endif
           //__BIT_ORDER_REVERSE__
} t_bits_MAC_CTRL;
typedef struct bits_MAC_INT
#ifdef
               BIT ORDER REVERSE
                                                              1;
4;
1;
      volatile unsigned
                                    TX_BUSY
                                                                             Индикатор принятия и обслуживания пакета Pause
      volatile unsigned
                                    reserved
                                                                             (зарезервировано)
      volatile unsigned
                                    TXC
                                                                             Индикатор передачи пакета управления
                                                               1;
1;
                                                                            Индикатор наличия ошибок при передаче пакета
Индикатор успешной передачи пакета
      volatile unsigned
                                    TXE
      volatile unsigned
                                                               1;
1;
1;
                                    Missed PKG
      volatile unsigned
                                                                             (зарезервировано)
      volatile unsigned
                                    RXS
                                                                             Индикатор приёма пакета длиной менее MinFrame
      volatile unsigned
                                                                             Индикатор приёма пакета длиной более MaxFrame
                                    RXL
                                                               1;
1;
1;
      volatile unsigned
                                    RXBD_nREADY
                                                                             (зарезервировано)
      volatile unsigned
                                    RXBF_FULL
                                                                            Индикатор переполнения буфера ПРМ при приёма пакета
      volatile unsigned
                                                                            Индикатор приёма пакета управления
Индикатор наличия ошибок при приёме пакета
                                    RXC
                                                               1;
1;
     volatile unsigned
volatile unsigned
                                    RXE
                                                                            Индикатор успешного приёма пакета
                                    RXF
      e //__BIT_ORDER_
volatile unsigned
                                   EVERSE_
                                    RXF
                                                                             Индикатор успешного приёма пакета
      volatile unsigned
                                    RXE
                                                               1;
                                                                             индикатор наличия ошибок при приёме пакета
                                                               1;
1;
1;
      volatile unsigned
                                                                            Индикатор приёма пакета управления
Индикатор переполнения буфера ПРМ при приёма пакета
                                    RXC
                                    RXBF_FULL
RXBD_nREADY
      volatile unsigned
      volatile unsigned
                                                                             (зарезервировано)
                                                               1;
1;
      volatile unsigned
                                                                             Индикатор приёма пакета длиной более MaxFrame
                                    RXL
      volatile unsigned
                                                                             Индикатор приёма пакета длиной менее MinFrame
                                    RXS
```

```
Missed_PKG
                                                    : 1;
                                                              // (зарезервировано)
     volatile unsigned
                                                                 Индикатор успешной передачи пакета
Индикатор наличия ошибок при передаче пакета
     volatile unsigned
                                                      1;
                               TXF
                                                      1;
1;
     volatile unsigned
                               TXE
     volatile unsigned
                                                                  Индикатор передачи пакета управления
volatile unsigned reserv
volatile unsigned TX_BUS
#endif //_BIT_ORDER_REVERSE_
} t_bits_MAC_INT;
/*
                                                      4;
1;
                               reserved
                                                                  (зарезервировано)
                               TX BUSY
                                                              // Индикатор принятия и обслуживания пакета Pause
,
typedef struct bits_MAC_INT_MASK
#ifdef
            _BIT_ORDER_REVERSE_
                                      1;
4;
1;
     unsigned
                     TX_BUSY
                                                    Busy
     unsianed
                                                    reserved
                     TXC
                                                    Transmit Error
     unsigned
                                       ī;
     unsigned
                                                    Receive Frame
                     TXE
                                      1;
     unsigned
                                                    Receive Error
     unsigned
                                                    reserved
     unsigned
unsigned
                                       1;
1;
                     RXBD_nREADY
                                                    Receive Frame
                     RXBF_FULL
                                                    Receive Error
                                      ī;
                     BXC
     unsianed
                                                    Busv
     unsigned
                     RXE
                                                    Transmit Control Frame
unsigned RXE : unsigned RXF : #else //__BIT_ORDER_REVERSE #endif //__BIT_ORDER_REVERSE } t_bits_MAC_INT_MASK;
                                                    Receive Control Frame
typedef struct MAC_PACKETLEN
                                                                / Минимальная допустимая длина пакета
                unsianed int
                                         MIN FRAME:
                                         MAX_FRAME;
                                                              // Максимальная допустимая длина пакета
} t_MAC_PACKETLEN;
typedef struct bits_MAC_COLLCONF
#ifdef
          BIT ORDER REVERSE
               unsigned
                               COLLVALID
                                                    : 8;
                                                              // Допустимое время появления коллизии в линии (в 4хВТ
= 400 \text{HC}
                unsianed
                               MAXRFT
                                                                  Максимальное кол-во повторений отправки пакета
                                                      4;
               unsigned reser\
_BIT_ORDER_REVERSE_
                               reserved
                                                                  (зарезервировано)
#else
                                                      4;
4;
8;
               unsigned
                               reserved
                                                                  (зарезервировано)
               unsigned
                                                                  Максимальное кол-во повторений отправки пакета
                               MAXRET
                               COLLVALID
                                                                  Допустимое время появления коллизии в линии (в 4хвт
               unsigned
= 400 \text{HC}
  endif //__BIT_ORDER_
t_bits_MAC_COLLCONF;
#endif
               _BIT_ORDER_REVERSE_
typedef struct bits_GCTRL
#ifdef
          __BIT_ORDER_REVERSE
                               GLBL_RST
                                                              // Общий сброс всего контроллера (активный уровень "1")
               unsigned
                                                    :1;
               unsigned
                               READ_CLR_STAT
                                                                 ′Очи́стка статистики по чтению (активный уровень "1")
                                                              // сброс встроенного контроллера последовательного порта (активный уровень "1")
               unsigned
                               SPI_RST
                unsigned
                               reserved
                                                                  (зарезервировано
                                                              // (Зарезервировано)
// Активный фронт ПРМ контроллера последовательного порта (1-положительный,О-отрицательный)
// Активный фронт ПРД контроллера последовательного порта (1-положительный,О-отрицательный)
// Порядок передачи бит (1-мsв,О-Lsв)
               unsigned
                               SPI_RX_EDGE
                                                    :1:
               unsigned
                                                    :1:
                               SPI TX EDGE
                unsigned
                               SPI_DIR
                                                              // Активный уровень сигнала кадровой синхронизации последовательного порта (1-положительный,0-
               unsigned
                               SPI_FRAME_POL
                                                    :1;
                                                                 последовательного порта
                                                                 отрицательный)
                               SPI_CLK_POL
               unsigned
                                                    :1:
                                                              // Полярность тактового сигнала последовательного
                                                                 порта (1-инверсная,0-прямая)
Фаза тактового сигнала последовательного порта (1-
                                                                 порта
                               SPI_CLK_PHASE
                                                    :1;
               unsigned
                                                                 инверсная, 0-прямая)
                                                                 (зарезервировано)
(зарезервировано)
               unsigned
                               SPI_MASTER
                               SPI_DIV
                                                    :4;
                unsigned
               _BIT_ORDER_
unsigned
#else
                            RFVFRSF
                                                    :4;
                               SPI_DIV
                                                                  (зарезервировано)
               unsigned
unsigned
                               SPI MASTER
                                                    :1;
:1:
                                                                  (зарезервировано)
                                                                 фаза тактового сигнала последовательного порта
                               SPI_CLK_PHASE
                                                                 инверсная, 0-прямая)
               unsigned
                               SPI_CLK_POL
                                                    :1;
                                                              // Полярность тактового сигнала последовательного
                                                                         (1-инверсная, 0-прямая)
                                                                 Активный уровень сигнала кадровой синхронизации последовательного порта (1-положительный,0-
               unsigned
                               SPI_FRAME_POL
                                                    :1:
                                                                 отрицательный)
               unsigned
                               SPI_DIR
                                                                 Порядок передачи бит (1-MSB, 0-LSB)
                                                    :1;
                                                              // Активный фронт ПРД контроллера последовательного
               unsigned
                               SPI_TX_EDGE
                                                                 порта (1-положительный, 0-отрицательный)
                               SPI_RX_EDGE
               unsigned
                                                    :1;
                                                                  Активный фронт ПРМ контроллера последовательного
                                                                 порта (1-положительный, 0-отрицательный)
                               reserved
               unsianed
                                                                  (зарезервировано)
                                                              // Сброс встроенного контроллера последовательного порта (активный уровень "1")
                                                    :1:
               unsigned
                               SPI_RST
                                                                 порта (активный уровень
```

```
Очистка статистики по чтению (активный уровень "1")
                unsigned
                                 READ_CLR_STAT
                                                                   /// Общий сброс всего контроллера (активный уровень "1")
                unsianed
                                 GLBL RST
  endif //__BIT
t_bits_GCTRL;
#endif
                _BIT_ORDER_REVERSE__
typedef struct bits_PHY_CTRL
#ifdef
          __BIT_ORDER_REVERSE
                unsigned
                                 PHY_LB
                                                        :1:
                                                                   // Включение тестового замыкания ПРД на ПРМ на выходе
                                                                        контроллера РНҮ-уровня до аналоговой части ПРМ/ПРД
(активный уровень "1" )
                                                                       Включение тестового замыкания ПРД на ПРМ на входе
                unsigned
                                 PHY DLB
                                                        :1:
                                                                       контроллера РНУ-уровня (активный уровень "1") Включение режима полудуплексных приёма/передачи (активный уровень "1")
                unsianed
                                 PHY HALFD
                                                        :1:
                                                                       Включение формирования сигнала RxDV одновременно с сигналом CRS (активный уровень "1")
                unsigned
                                 PHY_EARLY_DV
                                                        :1;
                unsigned
                                 PHY_DIR
                                                        :1;
                                                                       Порядок передачи битов в полубайте (1-прямой,0-
                                                                        инверсный)
                                                                       Переключение на работу с коаксиальным кабелем в режиме полудуплексных приёма-передачи (1-подлючение
                unsigned
                                 PHY BASE 2
                                                        .1.
                                                                        по коаксиальному кабелю, О-подключение по витой
                                                                        паре)
                                                                   // Период следования LINK импульсов -1
                unsigned
                                 PHY_LINK_PERIOD :6;
                                                                         (диапазон 1..64 мс)
                                                                       Период ожидания LINK импульсов вдвое больше 
заданного периода следования LINK импульсов
                                                                       Разрешение работы ПРЬ встроенного контроллера РНУ-
уровня (активный уровень "1")
Разрешение работы ПРД встроенного контроллера РНУ-
уровня (активный уровень "1")
                unsigned
                                 PHY RXFN
                                                        :1:
                unsigned
                                 PHY TXEN
                                                        :1:
                                                                       уровня (активный уровень "1") 
Переключение на работу с внешним контроллером РНҮ-
уровня (активный уровень "1") 
Сброс встроенного контроллера РНҮ-уровня (активный 
уровень "1")
                unsigned
                                 PHY_EXT_EN
                                                        :1;
                unsianed
                                 PHY RST
                                                        :1:
#else
           //__BIT_ORDER_REVERSE
                unsigned
                                 PHY_RST
                                                        :1:
                                                                   // Сброс встроенного контроллера РНY-уровня (активный уровень "1" )
                                                                        уровень
                                                                       уровень 1 , Переключение на работу с внешним контроллером РНҮ-
уровня (активный уровень "1") Разрешение работы ПРД встроенного контроллера РНҮ-
уровня (активный уровень "1")
                unsianed
                                 PHY_EXT_EN
                                                        :1:
                unsigned
                                 PHY TXEN
                                                        :1:
                                                                   уровня (активный уровень "1")

// Разрешение работы ПРЬ встроенного контроллера РНҮ-
уровня (активный уровень "1")

// Период следования LINK импульсов -1 (диапазон 1..64
                unsigned
                                 PHY_RXEN
                                                        :1:
                unsianed
                                 PHY_LINK_PERIOD :6;
                                                                       Период ожидания LINK импульсов вдвое больше
                                                                        заданного периода следования LINK импульсов
                                                                   // Переключение на работу с коаксиальным кабелем в режиме полудуплексных приёма-передачи (1-подлючение
                unsigned
                                 PHY_BASE_2
                                                        :1;
                                                                        по коаксиальному кабелю, О-подключение по витой
                                                                        паре)
                                                                   // Порядок передачи битов в полубайте (1-прямой,0-
                unsigned
                                 PHY DIR
                                                        :1:
                                                                        инверсный)
                                                                       Включение формирования сигнала RXDV одновременно с сигналом CRS (активный уровень "1" )
                unsianed
                                 PHY EARLY DV
                                                        :1:
                                                                       Включение режима полудуплексных приёма-передачи (активный уровень "1")
                unsigned
                                 PHY_HALFD
                                                        :1:
                                                                       (активный уровень т )
ВКЛЮЧЕНИЕ ТЕСТОВОГО ЗАМЫКАНИЯ ПРД НА ПРМ НА ВХОДЕ
"ОЧТРОВЛЕРА РНУ-УРОВНЯ (АКТИВНЫЙ УРОВЕНЬ "1")
                unsigned
                                 PHY_DLB
                                                        :1;
                                                                       контроллера РНҮ-уровня (активный уровень "1") Включение тестового замыкания ПРД на ПРМ на выходе контроллера РНҮ-уровня до аналоговой части ПРМ/ПРД (активный уровень "1")
                unsigned
                                                        :1:
                                 PHY LB
  endif //__BIT_ORDER_REVERSE__
t_bits_PHY_CTRL;
#endif
typedef struct bits_PHY_STAT
              BIT_ORDER_REVERSE
     volatile unsigned
                                 PHY_EXT_CRS
                                                        :1:
                                                                   // Индикатор от внешнего контроллера РНҮ-уровня о
                                                                      наличии несущей в линии
     volatile unsigned
                                 PHY_EXT_COL
                                                        :1;
                                                                       Индикатор от внешнего контроллера РНҮ-уровня о
                                                                      наличии коллизии в линии
     volatile unsigned
                                 reserved3
                                                                        (зарезервировано)
                                 PHY_EXT_LINK
                                                        :1:
                                                                   // Индикатор от внешнего контроллера РНҮ-уровня о
     volatile unsigned
                                                                      наличии подключения в линии
     volatile unsigned
                                 reserved2
                                                                        (зарезервировано)
     volatile unsigned
                                 PHY_INT_CRS
                                                        :1;
                                                                   // Индикатор встроенного контроллера РНҮ-уровня о
                                                                      наличии несущей в линии
     volatile unsigned
                                 PHY_INT_COL
                                                        :1:
                                                                   // Индикатор встроенного контроллера РНҮ-уровня о
                                                                      наличии коллизии в линии
                                                                      Индикатор встроенного контроллера РНҮ-уровня о
     volatile unsigned
                                 PHY INT LINK
                                                        :1:
                                                                      наличии подключения в линии
     volatile unsigned
                                 PHY_INT_POL
                                                        :1:
                                                                   // Индикатор встроенного контроллера РНҮ-уровня о
                                                                       смене полярности сигналов в линии ПРМ
     volatile unsigned
                                 PHY_INT_JAB
                                                        :1;
                                                                       Индикатор встроенного контроллера РНҮ-уровня о
                                                                      превышении времени передачи максимально разрешённой
Индикатор встроенного контроллера РНУ-уровня о
передаче ЈАМ последовательности в случае коллизии
     volatile unsigned
                                 PHY_INT_JAM
                                                        :1:
     volatile unsigned
                                 reserved1
                                                        :2;
                                                                   // (зарезервировано)
```

```
e //__BIT_ORDER_REVERSE_volatile unsigned reserv
#else
                             reserved1
                                                 :2;
:1:
                                                              (зарезервировано)
                                                           // Индикатор встроенного контроллера РНҮ-уровня о передаче ЈАМ последовательности в случае коллизии
    volatile unsigned
                             PHY INT JAM
     volatile unsigned
                                                           // Индикатор встроенного контроллера РНҮ-уровня о
                             PHY_INT_JAB
                                                             превышении времени передачи максимально разрешённой
    volatile unsigned
                             PHY_INT_POL
                                                 :1:
                                                           // Индикатор встроенного контроллера РНҮ-уровня о
                                                             смене полярности сигналов в линии ПРМ
                                                           // Индикатор встроенного контроллера РНҮ-уровня о наличии подключения в линии
    volatile unsigned
                             PHY_INT_LINK
                                                 :1:
    volatile unsigned
                             PHY_INT_COL
                                                 :1;
                                                           // Индикатор встроенного контроллера РНҮ-уровня о
                                                             наличии коллизии в линии
                                                           // Индикатор встроенного контроллера РНҮ-уровня о наличии несущей в линии
     volatile unsigned
                             PHY_INT_CRS
                                                 :1;
     volatile unsigned
                             reserved2
                                                              (зарезервировано)
                                                           // Индикатор от внешнего контроллера РНҮ-уровня о
     volatile unsigned
                             PHY_EXT_LINK
                                                             наличии подключения в линии
     volatile unsigned
                             reserved3
                                                              (зарезервировано)
                                                           // Индикатор от внешнего контроллера РНҮ-уровня о
     volatile unsigned
                             PHY_EXT_COL
                                                             наличии коллизии в линии
    volatile unsigned
                             PHY_EXT_CRS
                                                 :1:
                                                           // Индикатор от внешнего контроллера РНҮ-уровня о
                                                             наличии несущей в линии
#endif //__BIT_ORDER_REVERSE__
} t_bits_PHY_STAT;
typedef union
                   MAC CTRL
              unsigned int
                                       all;
               t_bits_MAC_CTRL
} t_MAC_CTRL:
                   MAC_COLLCONF
typedef union
                nsigned int all;
_bits_MAC_COLLCONF field;
               unsigned int
} t_MAC_COLLCONF;
typedef union
                   INT_SOURCE
    volatile unsigned int
                                       all:
                _bits_MAC_INT
                                       bit;
} t_INT_SOURCE;
typedef union
                   INT_MASK
                                       all;
              unsigned int
               t_bits_MAC_INT
                                       bit;
} t_INT_MASK;
typedef union
                   GCTRL
               unsigned int
                                       all;
               t_bits_GCTRL
                                       bit;
} t_GCTRL;
typedef union
                   PHY_CTRL
              unsigned int
                                       all;
               t_bits_PHY_CTRL
                                       bit:
} t_PHY_CTRL;
typedef union
                   PHY_STAT
     volatile unsigned int
               t_bits_PHY_STAT
} t_PHY_STAT;
typedef struct MAC
               t_MAC_CTRL
                                                                   Регистр управления МАС-уровнем контроллера
                                       MAC_CTRL;
                                                                  Регистр управления границами допустимых длин
пакетов(MinFrame и MaxFrame)
Регистр управления обработки коллизий
               t_MAC_PACKETLEN
                                       PACKETLEN;
               t_MAC_COLLCONF
                                       COLLCONF;
                                                                   Регистр задания межпакетного интервала
Регистр задания MAC-адреса контроллера
                                       IPGT;
MAC_ADDR[3];
              unsigned int unsigned int
               unsigned int
                                       HASH[4];
                                                                   Регистр задания HASH-таблицы для расширенной
                                                                   фильтрации МАС-адресов
                                                                   Регистр маскирования прерываний
Регистр флагов прерываний
Регистр управления РНҮ-уровнем контроллера
               t_INT_MASK
                                       INT_MASK;
              t_INT_SOURCE
t_PHY_CTRL
t_PHY_STAT
                                       INT_SOURCE;
PHY_CTRL;
PHY_STAT;
                                                                   Регистр состояния РНҮ-уровня контроллера
                                                                   Регистр "головы" буфера ПРМ
Регистр "хвоста" буфера ПРМ
Регистр "головы" буфера ПРД
    volatile unsigned int
unsigned int
                unsigned int
                                       RXBF_HEAD;
                                       RXBF_TAIL;
TXBF_HEAD;
                                                                   Регистр
                                                                                        буфера прд
                                                                                                      (зарезервировано)
                                                                             "хвоста" буфера ПРД (зарезервировано)
    volatile unsigned int
                                                                   Регистр
                                       TXBF_TAIL:
    volatile unsigned int
                                       STAT_RX_ALL;
                                                                // счетчик кол-ва входящих пакетов дошедших до
                                                                   МАС-уровня
```

```
// счетчик кол-ва успешно принятых входящих пакетов (!!! при выставленном бите ERROR_FRAME_EN - считает все пакеты) // счетчик кол-ва входящих пакетов, вызвавших
      volatile unsigned int
                                                 STAT_RX_OK;
      volatile unsigned int
                                                 STAT_RX_OVF;
                                                                                    переполнение буфера ПРМ
                                                                                    СЧЕТЧИК КОЛ-ВА ВХОДЯЩИХ ПАКЕТОВ, ПОТЕРЯННЫХ ИЗ-
за неготовности МАС-уровня к приёму
      volatile unsigned int
                                                 STAT_RX_LOST;
                                                                                    (неготовность дескриптора)
      volatile unsigned int
volatile unsigned int
                                                 STAT_TX_ALL;
STAT_TX_OK;
                                                                                // счетчик кол-ва исходящих пакетов
// счетчик кол-ва успешно отосланных исходящих
                                                                                    пакетов
                    unsigned int
                                                 base_MAC_RxBF;
                                                                                 // Указатель начала буфера ПРМ в адресном
                                                                                    указатель начала буфера пРМ в адресном пространстве контроллера (default = 0x0000) Указатель начала буфера ПРД в адресном пространстве контроллера (default = 0x1000) Указатель начала таблицы дескрипторов ПРМ в
                    unsigned int
                                                 base_MAC_TxBF;
                    unsigned int
                                                 base_MAC_RxBD;
                                                                                    адресном пространстве контроллера (default =
                                                                                    0x0800)
                    unsigned int
                                                 base_MAC_TxBD;
                                                                                    Указатель начала таблицы дескрипторов ПРМ в
                                                                                    адресном пространстве контроллера (default = 0x1800)
                    unsigned int
                                                 base_MAC_RG;
                                                                                 // Указатель расположения области регистров
                                                                                   управления контроллера (default = 0x1FC0)
Регистр управления внешними интерфейсами
      t_GCTRL
                                                 GCTRL;
                                                                                    контроллера
} t_MAC;
#endif // __MAC_TYPES__
```

ПРИЛОЖЕНИЕ 6. Фильтрация по HASH таблице

В контроллере 5600ВГ1 имеется HASH таблица для осуществления фильтрации входящих пакетов по групповому MAC-адресу.

HASH таблица выполняет роль маски для HASH-функции от MAC-адреса пакета. HASH-функция вычисляется как 1сдвинутая на значение равное 6 наиболее значащим битам CRC от MAC-адреса назначения пакета.

А именно.

HASH(MAC) = 1 << N.hash, (1) N.hash = CRC.inv[31:24], (2) $CRC.inv[i] = \sim CRC32(MAC)[8-i],$ (3)* где i=0...7 — номер бита в байте

CRC32(MAC) — CRC32 от MAC-адреса назначения пакета по полиному 0x04C11DB7 (инв 0xEDB88320)

Примечание:

* если для вычисления используется алгоритм с инверсным CRC, то данный шаг может быть опущен.

Пример:

Пусть имеется пакет с МАС-адресом назначения: 01 23 45 67 89 AB (0x01, 0x23, 0x45, 0x67, 0x89, 0xAB)

Его CRC32 по полиному будет 0x1A0BE8B6, инверсия производится побайтно по формуле (3): инверсное значение CRC.inv = 0xA72FE892, от полученного значения берутся 6 старших бит: N.hash = CRC.inv[31:26] = (101001b) = 0x19 = 41.

 $HASH(MAC) = 1 << N.hash = 1 << 41 = 0x0000_0200_0000_0000$

Таким образом, при установке 41-го бита HASH-таблицы (значение 0x0000 0200 0000 0000) будет разрешен МАС-адресом прием пакета С 01 23 45 67 89 AB, а так же всех пакетов CRC32, MAC-адрес назначения которых будет иметь старшие 6 разрядов равными 101001b.

Лист регистрации изменений

№ п/п	Дата	Версия	Краткое содержание изменения	№№ изменяе-мых листов
1	25.01.2010	1.3	1. Исправлена схема подключения;	17
			2. Таблица 6 приведена в соответствие с ТУ;	28
			3. Введен лист регистрации изменений	
2	01.02.2010	1.4	Значения параметров U _{IL} , U _{IH} . Описание выводов,	4, 28
			вывод 18.	
3	05.04.2010	1.5	Исправлена таблица 2.	6, 7
			Дополнен раздел «Контроль МАС-адреса»	15
			Исправление ошибок	13, 18
			Таблица 2.1: - исправлены ошибки,	21
			- дополнен раздел 2.2 MAC_CTRL,	22
			- исправлен раздел 2.3 COLLCONF,	23
			- дополнен раздел 2.5 INT_MSK/ INT_SRC.	00.00
			Исправлена таблица 6, таблица 7-приведены в	28, 29
4	07.04.0040	4.0	соответствие с ТУ.	4
4	27.04.2010	1.6	Замена логотипа	1
5	18.06.2010	1.7	Добавлены зависимости	
6	09.07.2010	2.0	Корректировка по этапу выполнения ОКР	-
7	30.11.2010	2.1	Добавлены правила подключения	47
	07.04.0044	0.0	неиспользуемых проводов (рис.5)	7 0 40 44 40
8	27.01.2011	2.2	Приведено в соответствие с ТУ	7, 8, 10, 11, 19
9	02.03.2011	2.3	Приведено в соответствие с ТУ и РЭ	По тексту
10	22.04.2011	2.4	Уточнение раздела «Описание функционирования	По тексту
44	10.10.0011	0.5	микросхемы» и Приложения 1	-
11	12.10.2011	2.5	Уточнение наименования микросхем	По тексту
12	01.06.2012	2.6.0	1. Замена таблицы 6;	45
			2. Корректировка таблицы 7;3. Замена рис.5	46 50
13	07.06.2012	2.6.1	Исправление ошибки в таблице 6	45
14	23.11.2012	2.6.1		
14	23.11.2012	2.0.2	Приведение в соответствие с ТУ после пересмотра. Редактирование текста	По тексту
15	27.02.2013	2.7.0	Приведено в соответствии с ТУ. Устранены	12, 40
13	21.02.2013	2.7.0	ошибки на стр.12 и 40.	12, 40
16	01.11.2013	2.8.0	Исправлено название разряда регистра флагов	20
17	17.02.2015	2.9.0	Корректировка по замечаниям разработчика	По тексту
18	21.01.2016	2.10.0	Исправления в подразделе «Расширенные	
'	21.01.2010	2.10.0	настройки передачи пакетов».	19
			Исправления в подразделе «Настройка размеров	
			пакетов».	19
			Исправлена схема на рисунке 10.	29
19	22.09.2016	2.11.0	Исправлена схема на рисунке 10.	29
			Добавлен раздел «Справочные данные».	31
			Исправления на рисунке 2.	8
20	03.05.2018	2.12.0	Корректировка и внесение дополнений в	
			Приложение 1. Регистры контроллера	
21	09.11.2018	2.12.1	Исправлен формат текста	5